

## Calcolatori Elettronici

### -Riassunti Libro-

È proibita qualunque riproduzione di questo fascicolo, anche parziale, in libri,

pubblicazioni anche telematiche, cd, dvd, siti web e ogni altra forma di pubblicazione

senza il consenso scritto dell'autore.

In particolare, è proibita la vendita di questo fascicolo o di parti di esso in qualunque forma.

## Calcolatori Elettronici

## ARCHITETTURA DEI CALCOLATORI CAP 1 1/

LINGUAGGIO MACCHINA: insieme di istruzioni primitive  $\rightarrow$  SOMMARE due numeri  $\rightarrow$  controllare se un numero vale 0  $\rightarrow$  copiare una porzione di dati da una parte all'altra della memoria.

$\hookrightarrow$  si utilizza un approccio strutturale poiché il Ling. macchina è troppo difficile e tedioso

Si tende quindi a suddividere in varie gerarchie di linguaggi più comprensibili si fa uso di

- TRADUZIONE
- INTERPRETAZIONE  $\rightarrow$  il programma che fa eseguire è detto interprete
- MACCHINA VIRTUALE: massima in un unico concetto traduzione ed interpretazione

La definizione di una serie di linguaggi, ciascuno dei quali più pratica da utilizzare rispetto al precedente può continuare indefinidamente finché non viene creata uno sufficientemente adeguato

$\rightarrow$  Una macchina ha un proprio linguaggio macchina, costituito da tutte le istruzioni che è in grado di eseguire di fatto una macchina def. un linguaggio

LIVELLO 0 - **LIVELLO LOGICO DIGITALE**: sono le porte che utilizzano componenti logici come transistor  
• combinando opportunamente le porte posso formare  $\rightarrow$  memoria che combinate mi danno i registri

LIVELLO 1 - **LIVELLO DI MICROARCHITETTURA**: è presente una memoria locale formata da un gruppo di registri e un circuito chiamato ALU per effettuare ~~per~~ semplici operazioni aritmetiche. Inoltre i registri sono connessi all'ALU per formare un percorso dati lungo il quale questi ultimi si sostano

LIVELLO 2 - **LIVELLO DI ARCHITETTURA DELL'INSIEME DI ISTRUZIONI**  
ISA: Instruction Set Architecture

LIVELLO 3 - **LIVELLO DI ARCHITETTURA DELL'INSIEME DI ISTRUZIONI**: le istruzioni nel livello 3 sono realizzate da un interprete eseguito al livello 2  $\rightarrow$  chiamato SISTEMA OPERATIVO

LIVELLO 4 - **LIVELLO DEL LINGUAGGIO ASSEMBLATIVO** tra questo livello ed il precedente  $\rightarrow$  si opera in quanto da qui in poi vengono orientate verso la programmazione applicativa  
• Linguaggio ASSEMBLATIVO è una forma simbolica d'uso dei sostantivi  
• Il linguaggio assembly vengono quindi effettuati ai livelli inferiori  $\rightarrow$  qui avviene la traduzione del programma che prende il nome ASSEMBLARE  
• i programmi scritti in  $\mu$  linguaggi d'alto livello  $\rightarrow$  vengono tradotti ai livelli più bassi tramite LA COMPILAZIONE

LIVELLO 5 - **LIVELLO DEL LINGUAGGIO ORIENTATO AL TIPO DI PROBLEMA** consiste di un interprete specifico per un determinato campo di applicazione



→ **ARCHITETTURA**: è l'insieme dei tipi di dati, delle operazioni e della funzionalità di ciascun livello

- ↳ **HARDWARE**: consiste degli oggetti tangibili
- ↳ **SOFTWARE**: consiste di algoritmi e delle loro applicazioni

⚠ è hardware e software sono logicamente equivalenti: "l'hardware non è che software pietrificato"

**GENERAZIONE 0**: Il primo che costruì una macchina calcolatrice funzionante fu Pascal → macchina interamente meccanica costituita da ingranaggi e azionata a mano e poteva eseguire solo addizioni e sottrazioni. Bi Leibniz la implementò facendola compiere anche le moltiplicazioni e le divisioni.

Nei primi 1800 Babbage costruì "la difference engine" che poteva eseguire un solo algoritmo → poi costruì "l'analytical engine": interamente meccanica, consisteva nel fatto di essere di uso generale ovvero eseguiva le istruzioni dalle schede perforate e le eseguiva. Fu quindi la prima macchina programmabile attraverso un linguaggio assembleativo.


• Babbage fu il padre degli odierni calcolatori.  
Negli anni '30 Zuse costruì una serie di macchine calcolatrici automatiche utilizzando dei fili elettromagnetici → scoppio guerra, no realizzazione.  
Macchina di Atanasoff → basata sulle aritmetica binaria e circuiti di condensatori per la memoria.

**GENERAZIONE 1**: La prima generazione di calcolatori ebbe un largo sviluppo durante la seconda guerra mondiale. - Colossus - fu il primo elaboratore digitale al mondo in grado di decifrare il codice enigma. - Klaus Fuchs costruì un calcolatore elettronico → "ENIAC" (Electronic Numerical Integrator And Computer) era costituito da 18000 valvole termioniche e 1500 relè, pesava 30 tonnellate e consumava 140KW di energia. In seguito Klaus Fuchs realizzò una versione perfezionata della precedente macchina "EDVAC" (Electronic Discrete Variable Automatic Computer).

Von Neumann un genio di livello di Leonardo da Vinci, parlava molte lingue, era un esperto di fisica e matematica. Una cosa che gli apparve subito evidente fu che la programmazione dei computer mediante un gran numero di interruttori e cavi era lenta, tediosa e poco flessibile. → comprese che i programmi potevano essere rappresentati in forma numerica all'interno della memoria del computer.

→ Il progetto di VON NEUMANN fu utilizzato nel computer EDVAC, il primo che memorizzava i programmi in memoria.

- LA MACCHINA DI VON NEUMANN era composta di 5 componenti principali:



- LA MEMORIA era costituita da 4096 locazioni ciascuna conteneva 40 bit
- UNITA' ARITMETICO-LOGICA si svolgevano le operazioni aritmetiche, inoltre all'interno era presente un ACCUMULATORE → speciale registro da 40 bit

**SECONDA**


**GENERAZIONE 2**: il transistor è stato inventato nel 1948 da Shockley. In meno di 10 anni (1955-65) i transistor rivoluzionarono i computer → quelli a valvole divennero obsoleti. Il primo calcolatore realizzato con i transistori fu chiamato TX-0 (transistor-experimental computer 0).

- ↳ nel 1961 apparve il PDP-1 dotato di 4096 parole da 18 bit e poteva eseguire 20000 parole istruzioni - al secondo → SPACWAR prima videogioco.
- ↳ PDP-8: più economica, pronta → omnibus → bus → è un insieme di cavi paralleli utilizzati per connettere i diversi componenti di un computer.
- ↳ IBM 7094: diventò una delle principali forze del mercato.
- " 1401: leggeva e scriveva nastri magnetici e perforava schede e stampava output a un'alta velocità.



## Calcolatori Elettronici

## ARCHITETTURA DEI CALCOLATORI CAP 1 2/



- CDC model 6600 (Control Data Corporation) era allora più veloce della 7096 venne chiamata number cruncher. Il segreto della velocità stava nel fatto che la CPU era al suo interno una macchina altamente parallelizzata.
- Il progettista Cray continuò a realizzare calcolatori sempre più veloci chiamati SUPERCOMPUTER

**GENERAZIONE 3: - CIRCUITI INTEGRATI -** L'invenzione dei circuiti integrati ('58) su iniezione di parte di Noyce permise di realizzare su un unico chip decine di transistor. Questo metodo assemblativo rese possibile la costruzione di computer più piccoli più veloci e più economici.

- IBM System 360: cambiamento radicale → basata sui circuiti integrati e progettata si trattava di una famiglia di 32 macchine → e il software scritto per un piccolo modello funzionava senza problemi su uno più grande.
- MULTIPROGRAMMATION: è possibile avere più programmi in memoria allo stesso tempo.
- emulazione sui nuovi modelli: si poteva emulare i vecchi senza perdere nulla.

- DEC PDP-11: aveva i registri orientati alla parola e la memoria orientata al byte

**GENERAZIONE 4: - INTEGRAZIONE A GRANDISSIMA SCALA -** Permise di inserire in unico chip decine di migliaia di transistor → portò alla realizzazione dei microcomputer. Dal 1980 i prezzi crollarono talmente tanto che anche i privati → PC

• I personal computer venivano generalmente venduti in scatola di montaggio e nessun KIT conteneva una scheda con un circuito stampato → inizialmente il software non era integrato ed era quindi compito dell'acquirente programmarlo.

- Primo sistema Operativo CP/M scritto da Gary Kildall: girava su floppy disk con un file system e una serie di istruzioni che l'utente doveva scrivere con la tastiera (SHELL).
- Un altro dei primi personal computer fu L'APPLE progettati nel garage da Steve Jobs e Steve Wozniak.
- L'IBM decise di scegliere una strada alternativa ovvero quella di non realizzare tutte le componenti da sé ma di cercare di perfezionare quelle presenti e di assemblarle → le PC IBM divenne il computer più venduto nella storia.

- IBM inoltre decise di pubblicare e vendere tutti gli schemi del PC per poter rendere il modello flessibile e quindi per permettere ad altre società di realizzare componenti aggiuntivi → non posto al suo scopo originale ma bensì alla nascita dei clone PC.

Le altre compagnie

tra cui Commodore, Apple e Atari vennero schiacciate, l'unica che sopravvisse fu la HAINSTON - APPLE → nel '84 venne realizzato il 1° PC dotato di una GUI (Graphical Interface "Interfaccia grafica per utente")

- Realizzazione dei primi PC PORTATILI: il primo fu L'OSBORNE - il che con i suoi 12kg fu più che altro un computer bagaglio.
- qualche anno dopo COMPAQ produsse il suo primo clone PC e divenne leader nel mercato.
- IBM e Microsoft poterono superare MS-DOS sistema operativo tuttora in voga con tanto successo → si creò una disputa tra MICROSOFT - IBM. In seguito Microsoft e Intel riuscirono a detronizzare l'IBM.

**GENERAZIONE 5:** Nel '88 il Giappone decise di dare ogni colpo alla 5° generazione di calcolatori - basati sull'intelligenza artificiale → progetto fallito. La quinta generazione vedeva comunque che le dimensioni dei PC diminuivano.

- APPLE NEWTON (PDA: personal Digital Assistant) migliorata l'interfaccia grafica.
- Weiser Obiquitas computing (computazione omnipresente).



## TIPOLOGIE DI COMPUTER : (Moore Co-fondatore della Intel)

**LEGGE DI MOORE**: Inizialmente smentita come previsione afferma che il numero di transistor raddoppia ogni 18 mesi  $\rightarrow$  (90%) all'interno di un chip  
- La legge ha creato il **CICLO VITIOSO**:  
avanzamenti tecnologici (transistor/chip) portano a prodotti migliori e allo stesso tempo più economici



**LEGGE DI NATHAN**: "Il software è come un GAS, si espande fino a riempire il recipiente in cui è contenuto"

- i computer negli anni di un decennio diventano USA e GETA
- **RFID**: più importante sviluppo (Radio Frequency Identification)  $\rightarrow$  quando nessuno impedisce elettrici radio da un'antenna esterna i chip RFID si collegano grazie al segnale entrante sufficientemente lungo da riuscire a intrasmettere all'antenna il proprio numero identificativo (a 128 bit)  
 $\rightarrow$  I chip RFID si distinguono non solo per essere attivi o passivi ma anche in base allo spettro di radio-frequente a cui possono rispondere.  
Quelli che operano a basse frequenze hanno una velocità di trasferimento dati limitata ma possono essere captati da un'antenna anche a grande distanza. Quelli che operano ad alte frequenze hanno invece una più alta velocità di trasferimento dati, ma un raggio d'azione più ristretto.
- **MICROCONTROLLORI**: computer integrati in un dispositivo, lo comandano e ne gestiscono e'interfaccia utente  $\rightarrow$  sono incasati in vari dispositivi, tipicamente connessi in rete e si usano con modelli embedded
- **GAMES-COMPUTERS**: si trattano di normali computers dotati di speciali capacità grafiche e sonore, ma poco espandibili e forniti di software customizzato  
 $\rightarrow$  PLAYSTATION 3: CPU IBM multicore a 32 bit a 3,2 GHz / 256 MB di RAM  
 $\rightarrow$  XBOX 360: chip grafico RSX da 256 MB a 550 MHz, CPU INTEL IBM XENON multicore a 32 bit - 512 MB di RAM chip grafico a 500 MHz (Xenon)
- **SERVER**: Spesso vengono impiegate versioni potenziate dei personal computer o delle Workstation come server di rete.  
Dal punto di vista dell'architettura un server mono-processore non è molto diverso da un personal computer mono-processore.
- **CLUSTER**: Dato che il rapporto prezzo/prestazioni delle workstation continua progressivamente a migliorare i sistemisti hanno deciso di connettere fra loro un gran numero di queste macchine per formare i COW  
 $\rightarrow$  queste macchine eseguono software speciali che permette loro di lavorare in modo congiunto su uno stesso problema, spesso di tipo scientifico e ingegneristico  
 $\rightarrow$  quando si hanno centinaia o addirittura migliaia di Server  $\rightarrow$  si parla di Server FARM
- **MAIN FRAME**: computer grandi come una stanza che neppure gli vecchi elaboratori venivano a rimpiazzare ed utilizzavano grazie all'avvento di Internet  
 $\rightarrow$  SUPER COMPUTER: inizialmente erano ancora più potenti ed efficienti dei main frame, tuttavia con l'avvento dei COW hanno perso in quanto cost. tempo

### INTEL

**PENTIUM IV**: Nel '68 Moore - Rock - Noyce fondarono la INTEL CORPORATION  
Nel '70 nacque il processore 4004, la prima CPU su un chip costituito da 2300 transistor  
Integuito durante la sua corsa produttiva, Intel aggiunse l'insieme d'istruzioni speciali MMX (Multimedia Extension) per ottimizzare video/audio  
Successivamente per migliorare le prestazioni con la grafica 3D furono aggiunte ulteriori istruzioni multimediali SSE  
 $\rightarrow$  la versione di PIV a 3,06 GHz introdusse in una nuova e interessante caratteristica  
L'**HYPERTHREADING**: questa funzionalità permette ai programmi di dividere le loro risorse in due flussi di controllo che potevano essere eseguiti in parallelo e così raddoppia l'esecuzione.



Calcolatori Elettronici

ARCHITETTURA DEI  
 CALCOLATORI  
 CAP 1 3/

**INTEL** :

**CERON** : '98 una versione economica e con prestazioni ridotte pensata per i PC di fascia bassa

**XEON** : cache più grande, un bus più veloce e un miglior supporto multi processore

**PENTIUM M** : progettato per i computer portatili, questo chip faceva parte dell'architettura CENTRINO i cui obiettivi erano la riduzione del consumo energetico per prolungare la durata delle batterie

Tutti i processori sono retro-compatibili con i loro predecessori fino 8086

→ Si è visto inoltre che la legge di Moore è valida anche per i processori

① Fino agli anni 2000 la strategia per migliorare le prestazioni del processore erano quelle di migliorare aumentare la frequenza di clock, tuttavia in tempi ben presto che questa non via non era percorribile a causa del calore dissipato → grandi ventole per dissipare → rumore → fastidio utente

→ La via scelta per attualmente per aumentare la velocità di clock è quella di calcolare più CPU sullo stesso CHIP → per via della relazione tra tensione e frequenza di clock (due CPU sullo stesso chip consumano molta meno potenza di una sola CPU con velocità doppia)

**SPARC** :

questo processore nacque da esigenze di avere un hardware specifico per sistemi operativi UNIX → nasce con la SUN-1

Differente dalle altre macchine come workstation Sun era dotata di una connessione ethernet e prodotta da Sun Microsystems

Nel '84 la SUN decise di progettare una propria CPU chiamata SPARC (Scalable Processor Architecture)

- La prima SPARC a 32 bit e funzionava a 36 MHz e CPU chiamata IU (Integer Unit)
- ULTRA SPARC I era stata invece progettata fin dall'inizio per gestire immagini, audio, video e dati multimediali → 64 bit → istruzioni chiamate VIS (Visual Instruction Set) erano finalizzate a fornire funzionalità multimediali generiche

**8051** :

Progettato dall'Intel nel 1980, questo chip conteneva tutto tranne una CPU molto veloce

↳ fa parte della famiglia MCS-51


↳ viene ancora utilizzato nonostante abbia 20 anni alle spalle → per il prezzo → 10€

↳ velocità vanno dai 12 MHz - 100 MHz

ORGANIZZAZIONE DEI SISTEMI DI CALCOLO :

CAP 2

un calcolatore digitale è un sistema in cui processori, memoria e dispositivi periferici sono connessi tra loro





④ LA CPU : (Central processing Unit) è il cervello del computer e la sua funzione è quella di eseguire i programmi contenuti nella memoria principale prelevandoli attraverso le BUS, cioè un insieme di cavi paralleli sui quali vengono trasmessi indirizzi

• I BUS possono essere sia esterni che interni

È composta da parti distinte:

- UNITÀ DI CONTROLLO: si occupa di prelevare le istruzioni dalla memoria principale e di determinarne il tipo
- UNITÀ ARITMETICO-LOGICA: esegue le operazioni come l'addizione e l'AND necessarie per portare a termine l'esecuzione delle istruzioni
- CACHE: piccola memoria ad alta velocità, utilizzata per memorizzare i risultati temporanei e alcune informazioni di controllo

→ composta da REGISTRARI ① PC: program counter che punta alla successiva istruzione che dovrà essere prelevata per l'esecuzione

ESECUZIONE DELL'ISTRUZIONE:

② IR: instruction register: contiene l'istruzione che si trova in fase di esecuzione

- prelevare ed eseguire successivamente l'istruzione dalla memoria per portarla nell'IR
- modificare il PC per farci puntare all'istruzione seguente
- Determinare il tipo dell'istruzione appena prelevata
- Se l'istruzione sia una parola in memoria, determinare dove si trova
- Se necessario, prelevare la parola per portarla in un registro della CPU
- Eseguire l'istruzione → poi tornare al punto 1 per iniziare l'esecuzione dell'istruzione successiva

PRELEVO - DECODIFICA - ESECUZIONE

!! I progettisti di CPU possono decidere di creare una CPU complessa e costosa che quindi sappia eseguire tramite hardware operazioni complesse oppure → hardware semplice che svolga comunque operazioni complesse tramite un interprete (implementatore - software) → basso costo

VANTAGGI INTERPRETE ① la capacità di correggere agevolmente le istruzioni implementate in modo errato → o in grado di compensare le mancanze progettuali dell'HW  
② possibilità di aggiungere nuove istruzioni a un costo minimo  
③ progetto strutturato che permetta di sviluppare, testare e documentare efficientemente le istruzioni complesse

RISC : (Reduced Instruction Set Computer) ovvero computer con un insieme ridotto di istruzioni con questa filosofia di progettazione si tende ad eliminare la compatibilità con le versioni precedenti

CISC : (Complex Instruction Set Computer) computer con un insieme d'istruzioni complesso

ESEMPIO : Processore 486 Intel → contiene un nucleo RISC adotto ad istruzioni semplici e uno CISC per operazioni + complesse → risultato: no abbandono vecchie architetture + tem. media del tempo istr. semplici / complesse

PRINCIPI DI PROGETTAZIONE RISC: i progettisti devono tener d'occhio i cambiamenti tecnologici

- 1) - Tutte le istruzioni sono eseguite direttamente dall'HARDWARE (semplici) + quelle complesse devono essere divise in micro istruzioni
- 2) - Massimizzare la frequenza di emissione delle istruzioni → tecnica del parallelismo
- 3) - Le istruzioni devono essere facili da decodificare → meno formati di istruzioni ci sono e meglio è
- 4) - Solo le LOAD & STORE dovrebbero far riferimento alla memoria tutte le altre no
- 5) - Molti registri disponibili

## Calcolatori Elettronici

ARCHITETTURA DEI  
CALCOLATORI  
CAP 2 4/

### 1) LA CPU:


#### (PARALLELISMO):

- ① - A LIVELLO DI ISTRUZIONE → è sfruttato all'interno delle singole istruzioni per far sì che la macchina possa elaborarne un maggior numero al secondo
- ② - A LIVELLO DI PROCESSORE - sono presenti più CPU che lavorano congiuntamente su uno stesso problema

**PIPELING**: uno dei maggiori modi di ottimizzare nella velocità di esecuzione delle istruzioni è rappresentato dal prelievo delle istruzioni dalla memoria

→ una tecnica praticabile era quella del prefetching ovvero divide l'esecuzione dell'istruzione in due parti

→ la pipeline espone questo concetto → si divide in più parti che possono essere eseguite in parallelo, ciascuna parte è eseguita da componenti hardware del con



→ L'uso della pipeline permette di bilanciare la LATENZA → tempo che un'istruzione impiega per essere elaborata  $LATENZA = nT$  dove  $n$  sta per i stadi,  $T$  in nanosec.

→ LARGHEZZA DI BANDA (MIPS) =  $1000/T$

→ VELOCITÀ di esecuzione di istruzioni al secondo =  $10^9/T$

L'approccio di avere più pipeline componenti tra loro non risulta efficiente, quanto quello di associare più unità funzionali

→ ARCHITETTURE SUPERSCALARI: descrive processori che elaborano più istruzioni durante un ciclo di clock

→ ARRAY COMPUTER consiste di un gran numero di processori identici che eseguono la stessa sequenza di istruzioni su insiemi diversi di dati → in un array di processori le unità di elaborazione non sono delle CPU indipendenti dato che c'è un'unica unità di controllo condivisa per tutte

**MULTIPROCESSORE**: sistema composto da più CPU con una memoria comune. Poiché ogni CPU può leggere e scrivere una qualsiasi parte della memoria, esse devono coordinarsi (via software) per evitare di sovraccaricarsi a vicenda

**MULTICOMPUTER**: visto che è difficilissimo costruire molti processori con più di 256 → si è rivoltato a questo problema collegando insieme più calcolatori assieme

### 2) MEMORIA PRINCIPALE (RAM)

L'unità di base della memoria è il bit. Un bit può avere valore 0 o 1 ed è l'unità più semplice possibile

→ **CELLE**: possono memorizzare le informazioni, inoltre ciascuna cella ha un numero chiamato indirizzo → tutte le celle di una memoria contengono lo stesso numero di bit → ES:  $k$  bit →  $2^k$  combinazioni di bit

SE un indirizzo ha  $m$  bit, il massimo numero di celle indirizzabili è  $2^m$

• La dimensione base è il byte che poi viene raggruppato in parola

→ all'interno di una parola i byte possono essere numerati da sinistra a destra (BIG ENDIAN) oppure da destra a sinistra (LITTLE ENDIAN)

**CODICE CORRETTORI**: occasionalmente le memorie dei calcolatori possono commettere degli errori per via di picchi di tensione sulle linee → si utilizzano per proteggere dai codici di rivelazione/correzione → quando si utilizzano questi codici vengono aggiunti dei bit extra ad ogni parola di memoria secondo uno modello particolare

→ PAROLA DI CODICE =  $A = M + C$  dove  $M$  sta per i dati ed  $C$  per codice ridondante



DISTANZA DI HAMMING:  $h$  = distanza di Hamming minima tra due codifiche valide del codice. Inoltre le proprietà di rilevazione e di correzione degli errori di una parola di codice dipendono dalla sua distanza di Hamming

- RILEVARE:  $h = d + 1$
  - CORREGGERE:  $h = 2d + 1$
- CPU numero di bit diversi

BIT DI PARITÀ: si aggiunge un singolo BIT DI PARITÀ scelto scelto in modo che il numero di bit nella parola di codice sia pari

↳  $(m+r+1) \leq 2^p$  → fornisce un limite inferiore al numero di bit di controllo richiesti per correggere errori singoli

- Tutti i bit la cui posizione è una potenza di 2 sono bit di parità; tutti quelli restanti sono usati invece per i dati
- Un modo per trovare i bit errati consiste nel calcolare inizialmente tutti i bit di parità. Successivamente si sommano e si sommano tutti i bit di parità errati contando il per il bit 1, 2 per il bit 2, 4 per il bit 4 e via così e la somma risultante corrisponde alla posizione del bit errato

MEMORIA CACHE: Usa corsa del tempo e squilibrio tra velocità del processore e velocità di accesso alla memoria → in quanto i progettisti di memoria ne incrementano solamente la capacità

↳ si è cercato di ovviare a questo GAP introducendo una memoria piccola e veloce chiamata CACHE (da altri cacher che significa nascondere)

- Le parole di memoria usate più di frequente sono mantenute all'interno della cache
- quando la CPU necessita di una parola, la cerca nella cache, e solo nel caso in cui essa non sia presente la richiede alla memoria centrale

↳ PRINCIPIO DI LOCALITÀ: i riferimenti alla memoria fatti in un breve intervallo temporale tendono ad utilizzare solo una piccola frazione della memoria totale. Se durante un piccolo intervallo temporale una parola è letta o scritta  $K$  volte il processore dovrà effettuare un solo riferimento alla memoria centrale e  $K-1$  alla memoria veloce → migliore è  $K$  migliori sono le prestazioni complessive

→ HIT RATIO: (frequenza di successi) che corrisponde alla frazione di riferimenti che può essere soddisfatta dalla CACHE  $H = (K-1)/K$

- TEMPO MEDIO DI ACCESSO =  $c + (1-h)m$  dove  $c$  sta per il tempo di accesso alla cache,  $m$  sta per il tempo di accesso alla memoria centrale

Le memorie centrali e le cache sono divise in blocchi di grandezza fissa per trarre vantaggio dal principio di località

→ Oggi si tende a favorire la cache specializzata, in cui le istruzioni sono memorizzate in una cache e i dati in un'altra → ARCHITETTURA HARVARD

Queste cache permettono che gli accessi avvengano in parallelo

ASSEMBLAGGIO MEMORIA: vari chip, in genere 8 o 16 elementi sono montati su una piccola scheda a circuiti stampati.

- ① SIMM (Single In-Line Memory Module) a seconda che abbia i connettori allineati su uno o su due lati della scheda
- ② DIMM (Dual In-Line Memory Module)

## MEMORIA SECONDARIA

1. DISCHI MAGNETICI: consiste di uno o più piatti di alluminio rivestiti di materiale magnetico

TRACCE: sequenza circolare di bit scritti mentre il disco compie una rotazione completa

SETTORI: suddivisioni delle tracce, contenenti in genere 512 byte di dati e pezzi dati da un preambolo che permette alla testina di sincronizzarsi prima della lettura o della scrittura → poi segue un codice per la correzione di errore (ecc: error Correction Code), un codice di Hamming, oppure più





## Calcolatori Elettronici

ARCHITETTURA DEI  
CALCOLATORI  
CAP 2 5/

1. DISCHI MAGNETICI: un codice di Hamming, oppure più comunemente, un codice capace di correggere gli errori multipli chiamato codice WOLMAN.  
Tra due settori consecutivi vi è uno "spazio tra settori", indicano la capacità dei loro dischi, nello stato non formattato.

- CILINDRO: insieme delle tracce distanti tutte allo stesso modo dal centro
- SEEK: o ricerca, spostamento radiale della testina corretta
- LATENZA ROTAZIONALE: attesa che il settore desiderato ruoti sotto la testina
- BURST RATE: velocità a cui la testina può leggere i dati dopo averci posizionata sul primo bit (burst = rotazione)
- SUSTAINED RATE: velocità di lettura media nella corsa di un periodo di alcuni secondi nel quale sono compresi anche i tempi di ricerca necessari alla ricerca e alla lettura

① visto che i dischi magnetici ruotano a velocità angolare costante, questa operazione ci dice che i tempi di accesso ai dati situati più esternamente, sono maggiore rispetto a quelli situati internamente → i cilindri sono divise in tracce e il numero di settori per traccia aumenta in misura non lineare che si sposta dalla traccia più interna a quella più esterna → aumenta insieme la capacità del disco → diminuisce la velocità di accesso

- CONTROLORE DEL DISCO: processore dedicato al controllo dei comandi READ, WRITE, FORMAT  
le testine dei floppy disk sono le stesse dei dischi duri, si, tranne per la prova e durata → sia delle testine che del disco → durata media 20 anni

3. DISCHI IDE: (Integrated Drive Electronics) le cui controllori sono strettamente integrati con l'unità

4. IDE (Basic Input Output System) situato in una memoria di solo accesso casuale possibile del tempo in è quanto esse tecnologie ATA → alta velocità

4. DISCHI SCSI: (small computer system interface) sono simili agli IDE, tuttavia hanno velocità di trasferimento molto più elevata  
SCSI non è soltanto un'interfaccia per hard disk, ma è anche un bus al quale possono essere collegati un controller e i dispositivi

5. RAID: (Redundant Array of Inexpensive Disks) è l'idea su cui si basa RAID è quella di installare vicino al calcolatore un contenitore pieno di dischi, di sostituire la scheda contenente il controller del disco con un controller RAID

Tutti i RAID oltre ad apparire al software come un singolo disco, hanno la proprietà di distribuire i dati sulle diverse unità per permettere la gestione parallela

→ LIVELLO 0: è visto come se ognuno dei  $k$  settori fosse diviso in strip, con i settori da 0 a  $k-1$  che compongono lo strip 0, i settori da  $k$  a  $2k-1$  lo strip 1 e via così. Se  $k=1$  ogni strip è un settore, se  $k=2$  uno strip è composto da due settori → parallelizzazione

- STRIPING: modo di distribuire dati su più unità (striping) →

non è un vero e proprio RAID in quanto non c'è ridondanza

→ LIVELLO 1: è un vero e proprio RAID in quanto duplica tutti i dischi. Nel caso di una scrittura ogni strip viene scritto due volte, mentre nel caso di una lettura è possibile usare entrambe le copie distribuendo le copie di lettura su più unità

→ LIVELLO 2: funziona sulla base di una parola → lo "striping" è fatto al livello di bit si registra il bit per ogni disco e si aggiunge a ciascuno di loro un codice di Hamming. Quest'organizzazione presenta alcuni difetti: la rotazione dei dischi deve essere sincronizzata e lo schema ha senso solamente se si utilizza un numero significativo di unità

→ LIVELLO 3: Le bit di parola viene calcolato per ogni parola dati e poi scritto su un apposito disco, i dischi devono essere sincronizzati in quanto distribuiti su più unità  
"nel caso di errori casuali gli errori possono solamente essere rivelati, altrimenti nella rotazione del disco, lo schema permette il recupero totale dei dati"

→ LIVELLO 4: lavora a livello di blocco → i drive non sono sincronizzati → parola strip per parola scritta su un disco aggiuntivo. Questo schema ha prestazioni scarse quando si leggono piccole quantità di dati  
Se una sola strip è scritta occorre leggere tutte le altre per calcolare la parola → il disco di parola è il collo di bottiglia

ultimo dato - parte - una sola operazione sulla parola risultante



→ **RAID5**: elimina il solo di bottiglia del RAID4, distribuendo uniformemente i bit di parità su tutti i dischi in modalità ROUND ROBIN (a scacchiera)

**6. CD-ROM**: creati originariamente per registrare programmi televisivi → oggi utilizzati come dispositivi di memorizzazione per calcolatori (700/750 MB)

→ La preparazione di un CD avviene per mezzo di un laser infrarosso ad alta potenza che crea sulla superficie fotosensibile di un disco di vetro dei buchini, a loro partire da questo viene creato uno stampo che presenta rilevii in corrispondenza delle incisioni prodotte dal laser all'interno del quale si inietta del policarbonato liquido.

Le scanalature nel sottostampo di policarbonato sono chiamate **PIT** mentre le orre non incise tra i PIT sono chiamate **LAND**

→ La velocità angolare del CD deve essere ridotta, in modo continuo, quando la testina di lettura si sposta dal centro del CD verso l'esterno → **relox** → 530 giri/min

• **CD SCRIVIBILI**: per scrivere su un CD la potenza del laser deve essere alta → il fascio colpisce una regione del pigmento, esso lo sciolta al punto da rompere un legame chimico e questo cambiamento della struttura molecolare crea una regione scura.

• **CD-RISCRIVIBILI**: laser a tre potenze ① **HIT**: cristallina-amorfa ② **MEDIA**: amorfa cristallina (concedal) ③ **BASE**: legge i dati

**STANDARD CD**: ① **RED BOOK**: standard ISO per i CD audio simboli e frame ② **YELLOW BOOK**: standard ISO per i CD dati ③ **GREEN BOOK**: standard per CD multimediali

**7. DVD**: (Digital Video Disk). Nota per la capacità della capacità, pit più piccoli, spirale più stretta. Le dimensioni variano in base alla capacità da 4,7 GB fino ad 17 GB questo aumento è dovuto a scrittura su doppia cara → impiego nato soprattutto per soddisfare le richieste cinematografiche di HOLLYWOOD.

**8. BLUE-RAY**: utilizza un laser blu, invece che rosso, poiché il blu ha una lunghezza d'onda più piccola che permette una messa a fuoco più accurata e i suoi PIT e LAND più piccoli. La velocità di trasferimento è di 4,5 MB/s

**9. BUS**: Avrà tutte le periferiche I/O hanno un controllerie le cui compiti è quello di governare le proprio dispositivo e gestire le suo accesso al bus. Inoltre è controllore diretto le flussi di bit in un'unità, generalmente costituito da uno o più parole e scassinamente esclusivamente.

- **BUS ISA** (Industry Standard Architecture)
- **BUS PCI** (Peripheral Component Interconnect) progettato dalla intel

→ in questo bus comunica direttamente con il controllore della memoria lungo una connessione dedicata ad alta velocità. Il controllore comunica con la memoria e con il bus PCI in modo diretto, per far si che il traffico tra CPU e memoria non occupi il bus PCI

**TERMINALI**: sono generalmente composti da due parti principali: tastiera e monitor

**1. TASTIERE**: la pressione di un tasto di un PC genera un interrupt che stimola una parte del sistema operativo → leggendo un registro hardware della tastiera si ha il numero associato al tasto premuto. Anche quando si rilascia un tasto viene generato un interrupt

**2. MONITOR CRT**: contiene un tubo a raggi catodici CRT. Il CRT è dotato di un cannone elettronico che indirizza un fascio di elettroni contro uno schermo fosforescente posizionato vicino la parte frontale del tubo

**2. MONITOR LCD**: (Liquid Crystal Display). I cristalli liquidi sono sostanze molecolari organiche viscosi che si muovono come un liquido. Quando tutte le molecole sono allineate nella stessa direzione le proprietà ottiche del cristallo dipendono dalla direzione e dalla polarizzazione della luce incidente → è possibile modificare l'allineamento delle molecole, e quindi le proprietà ottiche, tramite l'applicazione di un campo magnetico elettrico. In particolare è possibile controllare elettronicamente l'intensità della luce uscente puntando passare attraverso un cristallo liquido

→ **DISPLAY A MATRICE ATTIVA (TFT)** più costosi e si usano se singolo pixel



## Calcolatori Elettronici

## ARCHITETTURA DEI CALCOLATORI CAP 2 5/

**MONITOR**: **VIDEO RAM**: memoria dedicata alla gestione video → situata nel controllore video. La sua dimensione dipende dalla sua risoluzione.  
L'immagine è costituita da una matrice di punti (pixel) di dimensione  $P \times N \times K$   
 $P$ : n° di pixel;  $N$ : n° di byte per pixel;  $K$ : n° di matrici  
→ Intel per permettere una frequenza di banda maggiore tra la CPU e la RAM delle schede VIDEO, ha cominciato a impiegare un nuovo bus verso la RAM video chiamato bus AGP (Accelerated Graphics Port)

**MOUSE**: viene come strumento per puntare sullo schermo. Sono stati prodotti 3 tipi di mouse ottici, meccanici, opto-meccanici. Quelli più utilizzati sono quelli a LED (Light Emitting Diode) quando il mouse si muove il fotodiodo riconosce l'incrocio tra due linee riflesse da un cambiamento nella quantità di luce generata dal LED che viene riflessa.

**STAMPANTI**:  
(1) **A GETTO DI INCHIOSTRO**: sono le meno favorite per la stampa casalinga a basso costo. Una testina mobile, contenente una cartuccia di inchiostro, scrive orizzontalmente lungo il foglio per mezzo di un nastro, mentre l'inchiostro viene spruzzato da piccoli ugelli.  
(2) **STAMPANTE LASER**: il cuore della stampante è un tamburo rotante molto preciso, è rivestito con un materiale fotosensibile. La luce generata dal laser passa per tutta la lunghezza del tamburo → per ottenere la deviazione orizzontale si utilizza uno specchio ortogonale → il fascio luminoso viene modulato per produrre regioni luminose e regioni scure. Il tamburo dopo aver raggiunto disegna una linea di punti, ruota → questo linea raggiunge il toner che viene attirato sui punti con una carica elettrica. Il tamburo ricoperto di toner viene premuto contro il foglio di carta, trasferendo la polvere nera.  
(3) **STAMPANTI A COLORI**: presentano una serie di complicazioni, come ad esempio il fatto che lo schermo utilizza RGB (a 3 colori) mentre la stampante (CMYK) (Cyan, Magenta, Black, Gray)

## APPARECCHIATURE PER LE TELECOMUNICAZIONI

(1) **MODEM**: dispositivo che riceve da un calcolatore i caratteri sotto forma di segnali a due livelli, un bit alla volta e che trasmette i bit in gruppi di uno o due utilizzando una modulazione d'ampiezza di frequenza o fase.  
• quasi tutti i modem sono FULL-DUPLEX (che significa che possono trasmettere allo stesso tempo sia in UP-LINK che in DOWN-LINK)  
• solitamente la banda offerta dal doppio telefonico - viene divisa in canali. Il primo è quello dedicato ai FOTS (Pay Per Use Telephone Service)  
• ADSL processore di segnale digitale impostato appositamente per funzionare come 250 modem in parallelo a diverse frequenze

(2) **MACCHINE FOTOGRAFICHE DIGITALI**: In una macchina fotografica digitale funziona nello stesso modo delle vecchie fotocamere → in t ha una griglia rettangolare di CCD (Charge-Coupled Device). Quando questo dispositivo è colpito dalla luce si carica elettricamente, in modo proporzionale alla quantità di luce ricevuta.  
→ si utilizzano 4 CCD per ogni pixel al posto di tre perché l'occhio umano è più sensibile alla luce verde che alla luce rossa e blu.  
ES: **MACCHINETTA A 6M** → non è realmente così in quanto presenta in considerazione i CCD e quindi 6M → reali: 4,5M  
→ quando viene premuto il pulsante per scattare una foto il software compie tre azioni:  
(1) imposta la messa a fuoco (2) Determina l'esposizione e calcola il bilanciamento del bianco

**CODIFICHE DEI CARATTERI**: Ogni calcolatore ha un insieme di caratteri indispensabili che comprendono 26 lettere maiuscole, minuscole e vari caratteri speciali. Per poter utilizzare questi caratteri nel calcolatore occorre assegnare loro un numero.  
• la corrispondenza tra caratteri e numeri naturali costituisce un **CODICE DI CARATTERI**



- ① ASCII: un codice ampiamente utilizzato è ASCII (American Standard Code for Information Interchange). Questo tipo di caratteri sono definiti da 128 caratteri distinti permettendo così un totale di 128 caratteri distinti.
- ② UNICODE: Standard Internazionale è supportato da alcuni linguaggi di programmazione. L'idea alla base di UNICODE consiste nell'assegnare a ogni carattere un valore a 16 bit, chiamato CODE POINT → non esistono quindi caratteri o sequenze speciali composte da più byte → rende più semplice la scrittura di programmi → L'unicode risolve moltissimi problemi ma non tutti.
- PROBLEMI: Non tutti gli alfabeti sono messi nell'ordine del dizionario internazionale inoltre i code point sono prefissati per determinate lingue → se si introduce una nuova parola (ES: Giapponese) si dovrebbe aggiungere nuovi CODE POINT.

## LIVELLO LOGICO DIGITALE CAP 3

I circuiti digitali possono essere costruiti combinando tra loro un piccolo numero di componenti elementari. CIRCUITO DIGITALE: è un circuito in cui sono presenti solo due valori logici: ① un segnale da 2 a 5 Volt rapp. num binario 1 ② un segnale da 0 a 1 volt rapp. num bin 0

↳ PORTE LOGICHE: piccoli dispositivi elettronici → ciascuna delle quali realizza una diversa funzione di segnale


↳ TRANSISTOR: tutto la logica digitale si fonda sul fatto che un transistor può essere costruito in modo da funzionare come un velocissimo interruttore binario

- hanno 3 connessioni verso l'esterno: il collettore, la base e l'emettitore
- nei collegamenti si utilizzano porte NAND e NOR in quanto necessitano di 2 transistor invece dei 3 utilizzati per le porte OR e AND normali



• Principali tecniche di costruzione delle porte logiche

- BIPOLARE: TTL (transistor-transistor logic) → motore dell'elettronica digitale ECL (Emitter-Coupled Logic) → quando è richiesto un funzionamento a velocità molto elevata
- MOS (Metal Oxide Semiconductor) sono più lente di quelle bipolari ma richiedono molto meno potenza e hanno una dimensione decisamente inferiore



ALGEBRA BOOLEANA: utile per descrivere i circuiti combinando le porte logiche in cui variabili e funzioni possono assumere soltanto i valori 0 e 1

↳ una funzione booleana di n variabili può essere completamente descritta con una tabella con  $2^n$  righe → dato che esistono  $2^n$  possibili combinazioni dei valori input → TABELLA DI VERITÀ

↳ visto che al crescere degli ingressi aumenta in modo esponenziale si è soliti prendere dalla TABELLA DI VERITÀ solamente le due i valori 1 → ES:  $\overline{A} \cdot B$  o  $A \cdot B$

↳ un circuito elettronico può implementare una funzione booleana che utilizza segnali per rappresentare le variabili di input e di output oltre alle classiche porte logiche

↳ IMPLEMENTARE UN CIRCUITO CHE REALIZZI UNA QUALUNQUISI FUNZIONE BOOLEANA

- Si scrive la tabella di verità della funzione
- Ci si munisce di invertitori per generare la negazione di ciascun input
- Si utilizza la porta AND per ciascun termine le cui variabili nella colonna risultano vale 1
- Si collegano le porte AND agli input appropriati
- Si connettono tutti gli output delle porte AND nella porta OR



## Calcolatori Elettronici

### LIVELLO LOGICO DIGITALE

ARCHITETTURA  
DEI CALCOLATORI  
CAP3 7/

Sia le porte NAND che le porte NOR costituiscono un insieme di connettivi FUNZIONALMENTE COMPLETO, nel senso che una qualsiasi funzione booleana può essere calcolata usando soltanto, uno di questi due tipi di porte.

PROPRIETÀ ALGEBRA BOOLEANA: (1) proprietà distributiva, è possibile fattorizzare  $AB + AC$  nella forma  $A(BC)$  (2) DUALITÀ: scambiando AND con OR e anche 1 con 0 è possibile creare una delle due forme a partire dall'altra.

→ una stessa porta logica reale può calcolare diverse funzioni a seconda delle connessioni adottate (a) CONVENZIONE LOGICA POSITIVA: secondo la quale 0 volt è il valore logico 0 e 5 volt è il valore logico 1 (b) LOGICA NEGATIVA: 0 volt rappresenta il valore logico 1 e 5 volt il valore logico 0 → la convenzione scelta per assegnare le tensioni ai valori logici riveste un'importanza cruciale.

CIRCUITI INTEGRATI: le porte logiche sono prodotte e vendute in sottoforma di circuiti integrati → di questi ci si riferisce con IC: ovvero quadrato di silicio 5x5 sui quali sono state piazzate alcune porte, DIP (Dual In-Line Package) ci si riferisce al contenitore che all'esterno presenta due file di PIN. IC CHIP: è la somma di questi due componenti.


- CIRCUITI SSI (Small Scale Integrated): da 1 a 10 porte
- CIRCUITI MSI (Medium Scale Integrated): da 10 a 100 porte
- CIRCUITI LSI (Large Scale Integrated): da 100 a 100.000 porte
- CIRCUITI VLSI (Very Large Scale Integrated): più di 100.000 porte

RITARDO DELLA PORTA: comprende sia il tempo dovuto alla propagazione del segnale attraverso il chip, sia il tempo di commutazione (ritardi compresi tra 1 e 10 ns).

SSI: contiene in genere tra le due e le 6 porte logiche.

RETI COMBINATORIE: contengono più input e più output, in cui gli output sono unicamente determinati dagli input.

→ MULTIPLEXER: è un circuito con  $2^n$  dati di input, un valore di output e  $n$  input di controllo, gli input di controllo permettono di selezionare uno dei dati di input che viene "instradato" verso l'output.



• una applicazione reale del MULTIPLEXER è la conversione di dati da parallela a seriale.


→ DE-MULTIPLEXER: riceve il suo segnale di input, verso uno dei  $2^n$  output in base ai valori delle linee di controllo, se il valore binario definito dalle linee di controllo è  $k$ , viene selezionato l'output  $k$ .

→ DECODIFICATORI: (decoder) accetta come input un numero  $n$  a  $n$  bit e lo utilizza per impostare a 1 una sola delle  $2^n$  linee di output.

ES: Fornisce alla memoria un indirizzo, e in base a questo utilizza i suoi 3 bit + significativi (ABC) per far sì che solo una delle linee di output assuma valore 1 mentre le altre 0. Ciascuna linea di output abilita un determinato chip. Quindi la linea che assume il valore 1, abilita il suo chip.



**COMPARATORI**: permette di confrontare due stringhe di bit. Se le due stringhe in ingresso sono uguali, tutte e 4 le porte XOR devono generare come risultato. Questi 4 segnali possono poi essere connessi a una stessa porta logica OR in modo da produrre un valore 0 quando gli input sono uguali ed 1 in caso contrario.



chip molto generale che permette di calcolare somme di prodotti  
 • permette di realizzare una qualsiasi funzione booleana


**ARRAY LOGICI PROGRAMMABILI: (PLA)** Il cuore del circuito è costituito da una matrice di 50 porte AND che possono avere come input un qualsiasi sottoinsieme dei 24 segnali di input. Ogni linea di input connessa alle 50 porte AND contiene un fusibile. Al momento della fabbricazione del chip i fusibili sono intatti. Successivamente l'utente può programmare la matrice bruciando i fusibili con l'applicazione di un'alta tensione.

↳ l'uscita del circuito consiste in 6 porte OR, che possono avere fino a 50 input corrispondenti agli output delle porte AND.

↳ il chip ha 20 pin in tutto, 12 per gli input, 6 per gli output, e 2 per la tensione e la terra.

**CIRCUITI PER L'ARITMETICA**


**SHIFTER** - registri a scorrimento - circuito MSI



... se la linea di controllo C ha valore 0 lo spostamento deve avvenire verso sinistra, e 1 in caso contrario.

**OSS**: per tutti i bit c'è una coppia di porte AND, fatta eccezione per le porte che si trovano alle estremità. Quando C=1 la porta che si trova a destra in ciascuna coppia viene abilitata lasciando passare il bit corrispondente verso l'output. Dato che la porta AND è collegata all'input della porta OR alla sua destra si ottiene uno scorrimento verso destra. Quando C=0 è la porta AND di sinistra in ciascuna coppia a essere abilitata, producendo uno spostamento verso sinistra.

**SOMMATORI**



↳ **HALF-ADDER**: (semi-sommatore, non prende conto del n° porte in ingresso) capace di calcolare il bit della somma e il bit del riporto. Questo circuito è in grado di sommare correttamente i bit meno significativi di due stringhe binarie, ma non è in grado di eseguire correttamente la somma degli altri bit, dato che non riesce a gestire il riporto che arriva dalle posizioni precedenti.

↳ **SOMMATORE**: è costituito a partire da 2 semi-sommatori. La linea di output Sum vale 1 se una o tre delle linee A, B e Carry in valgono 1. Carry out vale 1 se sia A sia B valgono 1 oppure se uno dei due vale 1 e anche il carry in vale 1.

• l'unione dei due semi-sommatori permette di generare in output, sia il bit della somma sia il bit del riporto.

↳ **SOMMATORE A PROPAGAZIONE DI RIPORTO**: per un dato bit il riporto in uscita viene utilizzato come riporto in entrata per il bit alla sua sinistra.

↳ **SOMMATORE A SELEZIONE PIU' RIPORTO**: invece di avere un singolo sommatore per i bit più significativi, ne creiamo due identici in parallelo duplicando l'hardware corrispondente → il circuito consiste in 3 sommatore a 16 bit, uno per i bit meno significativi e due per quelli più significativi, funzionanti in parallelo.

• di mezzamento del tempo dedicato all'addizione.



Calcolatori Elettronici

ARCHITETTURA DEI CALCOLATORI:

CAP3 8/

UNITA' ARITMETICO LOGICHE (ALU)

può calcolare una qualsiasi delle 4 funzioni, AND, OR, oppure  $A+B$  in base a il valore binario definito dalle linee  $F_0$  e  $F_1$ , preposte alla selezione della funzione matematica

- **SETORE IN BASSO A SINISTRA:** contiene un decodificatore a 2 bit, che permette di generare in base ai valori di  $F_0$  e  $F_1$ , i segnali di attivazione delle 4 operazioni
- **SETORE IN ALTO A SINISTRA:** contiene le porte logiche necessarie per calcolare  $A \text{ AND } B$ ,  $A \text{ OR } B$ , e  $B$  → in base alle linee di attivazione che escono dal decodificatore, una sola di questi risultati viene passato alla porta finale OR con il valore 1. Le altre ricevono tutte 0
- **SETORE IN BASSO A DESTRA:** contiene un sommatore per calcolare la somma di  $A$  e  $B$  e a gestire allo stesso tempo i portati riposti → importante perché è necessario dato che con ogni porta biata, vari circuiti dello stesso tipo potrebbero essere collegati fra loro per permettere operat. su intere parole (BIT SLICES)

CLOCK: utile per gestire la sincronizzazione e permettere ai progettisti di ottenere relazioni temporali desiderate

- è un circuito che emette una serie di impulsi di larghezza definito a intervalli temporali costanti. L'intervallo temporale tra due impulsi consecutivi: → ciclo di clock
- visto che possono verificarsi più eventi durante lo stesso ciclo, si è soliti suddividere il ciclo di clock in sotto cicli
  - si interviene su linea di clock principale e si inserisce in un circuito di cui si conosce il ritardo → in questo modo è possibile generare un secondo segnale di clock, la cui fase è traslata rispetto a quella del clock principale
- i clock sono SIMMETRICI, per senso che il tempo spento nella stato in cui il segnale è alto è uguale al tempo spento quando il segnale è basso
  - per generare uno sequenza di impulsi asimmetrici, il clock principale viene sfasato utilizzando un circuito ritardante e ne viene ricalcato l'AND logico rispetto al segnale

MEMORIA: utilizzata per conservare sia le istruzioni da eseguire sia i dati


LATCH: ha due input S, setting, il valore del LATCH e R per azzerarlo (Resetting) il circuito ha anche due output, Q e  $\bar{Q}$  che sono complementari



- Per  $S=R=0$  il latch ha due stati stabili, e, 1 in base al valore di Q
- si può dire che quando S è impostato temporaneamente a 1 lo stato del latch diventa  $Q=1$  indipendentemente dallo stato in cui si trovava precedentemente

- allo stesso modo quando si imposta temporaneamente R a 1 si forza il LATCH a passare nello stato  $Q=0$ 
  - il circuito ricorda quindi quello valore, se S o R è stato settato per ultimo

LATCH SR TEMPORIZZATO: non cambia lo stato in specifici momenti




- quando il clock vale 0 (generalmente) entrambe le porte AND generano in output 0 indipendentemente dai valori di S e R, impedendo quindi al LATCH di cambiare stato
- quando il clock vale 1 le porte AND non bloccano più i segnali S e R e possono tornare a pilotare lo stato del LATCH

→ I termini ENABLE e STROBE sono largamente utilizzati per indicare che l'input clock vale 1, ovvero che il circuito è indipendente dallo stato di S e da quello di R



**LATCH D TEMPORIZZATO** - un modo per risolvere l'ambiguità dei latch SR causato dalla situazione  $S=R=1$  è dato dal fatto di considerare un solo input D, quando il clock vale 1, il valore corrente di D viene campionato e memorizzato nel latch. Questo circuito, chiamato LATCH D temporizzato è una vera e propria memoria a 1 bit, in cui il valore memorizzato è sempre disponibile sulla linea Q.

• questo circuito richiede 11 transistor





→ un LATCH è a commutazione di Livello

**FLIP-FLOP** - utili per campionare il valore di una certa linea in un particolare istante e memorizzarlo. La transizione di stato non si verifica quando il clock vale 1, ma durante la transizione del clock da 0 a 1 oppure da 1 a 0.

• Commutato su fronte

→ **INVERTITORE**: induce un piccolo ma non nullo ritardo di propagazione che permette al circuito di funzionare in modo corretto




Quando gli input b e c vengono processati dalla porta AND si ottiene come risultato un impulso di breve durata, con l'aggettivo  $\Delta$  dell'impulso è uguale al ritardo dell'invertitore. L'output della porta AND corrisponde semplicemente a questo impulso spostato del ritardo interno alla porta. Questo spostamento temporale significa che il latch D verrà attivato con un ritardo fino rispetto al fronte di salita del clock → non ha alcun effetto sulla durata dell'impulso.

• Molti LATCH e FLIP-FLOP, seppur non tutti hanno anche l'output  $\bar{Q}$ , e alcuni sono dotati di due input aggiuntivi, SET o PULSESET (che forzano lo stato a  $Q=1$ ) e Reset o clear (che forzano lo stato a  $Q=0$ ).

**REGISTRI**: L'unione di più dispositivi per la memoria forma un FLIP-FLOP registro

→ **BUFFER NON-INVERTENTE**: (semplice interruttore) possiede un dato di input, un dato di output e un input di controllo. Quando l'input di controllo è alto, il buffer funge da collegamento. Quando invece l'input di controllo è basso il buffer si comporta come circuito aperto.



→ **BUFFER INVERTENTI**: si comporta come un normale invertitore, che si comporta come un normale invertitore quando il controllo ha valore alto e disconnette l'output dal circuito quando il controllo ha valore basso.



↳ I buffer inoltre amplificano il segnale e possono quindi guidare più input allo stesso tempo. I Buffer sono disponibili a 3 stati, in quanto possono generare in out: 1, 0, circuito aperto.

**CHIP DI MEMORIA**: → 4x3 memoria a 4 parole di 3 bit ciascuna → hanno una struttura interna, con schema bidirezionale aperto.

• **SEGNALE ASSERTITO**: è impostato in modo da generare una qualche azione. Esempi:

CS: ASSERTITO VALORE ALTO  $\bar{CS}$  / VALORE BASSO:  $\overline{CS}$

• **SEGNALE NEGATO**: quando non succede nulla di particolare

Dato che un calcolatore ha di solito vari chip di memoria è necessario disporre di un segnale che selezionerà il chip richiesto in un dato momento, in modo che solo esso possa rispondere al segnale mentre tutti gli altri lo ignorano.



Calcolatori Elettronici

ARCHITETTURA DEI CALCOLATORI

CAP 3 3/


→ CHIP DI MEMORIA :  $\overline{WE}$  (Writing Enable) ;  $\overline{OE}$  (Output Enable)

ES: MEMORIA A LHM → al suo interno il chip è organizzato come una matrice  $2048 \times 2048$  celle ad 1 bit. Per indirizzare il chip si seleziona inizialmente una riga, immettendo un numero a 11 bit sui bit dell'indirizzo e osservando il segnale  $\overline{RAS}$  (Row Address Strobe). Successivamente si rimette sui pin dell'indirizzo un numero di colonna e si osserva il segnale  $\overline{CAS}$  (Column Address Strobe).

• i chip della grande memoria sono costruiti come matrici  $n \times n$ , indirizzate da numeri di riga e colonna → questo tipo di architettura riduce il numero di pin ma rende il chip più lento in quanto sono necessari due cicli di indirizzamento, uno per la riga e uno per la colonna

→ Per guadagnare un po' di velocità → si specifica un indirizzo di riga seguito da una sequenza di indirizzi di colonna, in modo da poter accedere a bit consecutivi dell'interle

ES:



**RAM** (Random Access Memory) memorie che possono essere sia lette che scritte. Esistono due tipi di RAM

① - SRAM: sono statiche e sono costruite utilizzando circuiti simili ai flip-flop D e hanno la proprietà di mantenere il proprio contenuto, fintanto che vi è alimentazione → sono molto veloci (nsec) e sono utilizzate come memoria cache di secondo livello.

② RAM-DINAMICHE: hanno un'elevata densità (molti bit per chip) richiedono un transistor e un condensatore per bit → hanno grande capacità → bassa velocità

→ DRAM FRM (Fast Page mode) utilizzato nei calcolatori più vecchi internamente è organizzato a matrice di bit, per funzionare occorre che l'HARDWARE fornisca prima l'indirizzo di riga e poi quello di colonna. Il funzionamento della memoria è asincrono rispetto al clock principale del sistema.

→ DRAM EDO (Extended Data Output): il riferimento alla memoria può avere inizio ancor prima che sia completato il precedente → aumenta la larghezza di banda della memoria

→ SD RAM (Synchronous DRAM): ibrido, in parte statico ed in parte dinamica ed è guidato dal clock principale del sistema. Il clock elimina la necessità dei segnali di controllo, per specificare al chip quando deve rispondere

• l'eliminazione dei segnali di controllo aumenta il tasso di trasferimento dati tra CPU e memoria

→ SD RAM DDR (double data rate) In queste memorie il chip produce un output su fronte di salita del segnale di clock e uno su fronte di discesa, raddoppiando così il tasso di trasferimento dati

**ROM** (read-only-memory) non possono essere cancellate né modificate né intenzionalmente né accidentalmente

⚠ i dati sono insenti durante la sua fabbricazione → ciò avviene esponendo alla luce un materiale fotosensibile attraverso una maschera contenente il PATTERN di bit desiderato, e irradiando quindi la superficie esposta

→ PROM (Programmable): può essere programmata sul posto → contengono un ARRAY di piccoli fusibili, che possono essere bruciati: ciò viene fatto selezionando, righe e colonne e applicando un'alta tensione a un particolare pin del chip

→ EPROM (Erasable) non solo possono essere programmati, ma anche cancellati. Quando si espone la piccola lente al quarzo che si trova nella EPROM ad un'intensa luce ultravioletta per 15 min, tutti i bit assumono valore 1

→ EEPROM (Electric) possono essere cancellate applicando impulsi elettrici invece di dover inserire il chip in una speciale camera speciale a luce ULTRA-VIOLETTA → È DATA anche MEMORIA FLASH è cancellabile a blocchi e riscrivibile



**CHIP CPU**: tutte le CPU moderne sono contenute in un unico chip. Ogni chip di CPU ha un insieme di pin attraverso i quali possono tutte le relative comunicazioni verso il mondo esterno → i pin di una CPU possono essere di 3 tipi: indirizzi, dati e controllo; questi pin sono collegati ad analoghi pin sulla memoria o in altro posto, mediante un insieme di cavi paralleli, chiamato bus.

→ due principali parametri che determinano le prestazioni di una CPU sono il numero di pin d'indirizzo e il numero di pin di dati. Con un chip con  $m$  pin d'indirizzo può indirizzare fino a  $2^m$  locazioni di memoria.

→ oltre ai pin d'indirizzo e dei dati, le CPU sono dotate anche di alcuni pin di controllo. Questi regolano il flusso e la temporizzazione dei dati da e verso la CPU. I pin di controllo possono essere raggruppati: ① controllo del bus ② interrupt ③ arbitraggio del bus ④ comunicazione con il coprocessore ⑤ stato.

• Inoltre i pin per il controllo del bus monitorano sul bus dei segnali per notificare quando la CPU vuole leggere / scrivere in memoria.

① **INTERRUPT**: sono degli input che giungono alla CPU dalle periferiche. Non appena il dato si ha ha completato la propria operazione attende un segnale su uno di questi pin in modo da interrompere la CPU e permettere di utilizzare il dispositivo.

② **ARBITRAGGIO**: del bus sono necessari per regolare il traffico sul bus → ai fini dell'arbitraggio la CPU conta quanto un altro dispositivo e anch'essa deve fare esplicito richiesta di utilizzo del bus.

**BUS**: è un collegamento elettrico che unisce diversi dispositivi. I bus possono essere costruiti in base alla loro funzione. I primi pc avevano un bus esterno chiamato BUS di SISTEMA. I bus moderni hanno invece un bus specifico tra la CPU e la memoria e un altro bus per le periferiche.

→ PER I BUS ESISTENTI: bisogna definire delle precise regole di funzionamento che devono essere rispettate dai dispositivi a loro collegati → consente che anche schede progettate da altri produttori possano collegarsi correttamente al bus. → REGOLE → PROTOCOLLO DEL BUS.

Alcune periferiche che si collegano al bus sono attive e possono iniziare un trasferimento dati, mentre altre sono passive e rispondono in attesa di una richiesta. **ATTIVE: MASTER / PASSIVE: SLAVE**

• visto che i segnali digitali generati dalle periferiche sono troppo deboli per alimentare un bus → per questo molti MASTER sono connessi al bus mediante un chip chiamato driver del bus (funge da amplificatore digitale) e un altro ricevitore del bus.

Inoltre per le periferiche che possono svolgere sia il ruolo di master sia quello di slave si utilizza un chip chiamato TRASMETTITORE - RICEVITORE DEL BUS → questi dispositivi possono svolgere sia ruolo di master sia quello di slave.

① non è necessario che vi sia una corrispondenza uno a uno tra i pin della CPU e i segnali. Le principali decisioni da prendere nella progettazione di un BUS riguardano:

① - **AMPIEZZA DEL BUS**: Maggiore è il numero di linee d'indirizzo di un bus, maggiore sarà la quantità di memoria che la CPU potrà indirizzare direttamente. Se un BUS ha  $n$  linee d'indirizzo, una CPU può indirizzare  $2^n$  diverse locazioni di memoria.

• Occorre trovare un compromesso tra la dimensione massima di memoria e il costo del sistema → esistono due modi per aumentare la larghezza di banda dei dati su un bus: diminuire il periodo di clock del BUS, oppure aumentare la larghezza dei dati del bus.

→ **DISALLINEAMENTO DEL BUS (BUS SKEW)** dovuto alle diverse velocità dei bus quindi l'aumento della velocità del BUS non è una strada percorribile → l'approccio più utilizzato è quello di aggiungere nuove linee di dati del bus.

→ **BUS MULTIPLEXATO**: in questa architettura invece di tenere separate le linee di indirizzo e quelle dei dati, si utilizza un certo numero di linee per entrambi. L'utilizzo del multiplexing riduce l'ampiezza del bus ma rende il sistema più costoso.

② - **TEMPORIZZAZIONE DEL BUS**

I bus possono essere separati in due categorie distinte in base alla loro temporizzazione.

① **BUS SINCRONO**: ha una linea pilotata da un oscillatore a cristallo: su questa linea un segnale consiste in un orologio con frequenza generalmente compresa tra 5 e 100 MHz.  
• tutte le operazioni sul bus richiedono un numero intero di questi cicli → cicli di BUS.



Calcolatori Elettronici

ARCHITETTURA DEI  
CALCOLATORI:  
CAP 3 10/

2. TEMPORIZZAZIONE DEL BUS

a) BUS PCI molto diff e funziona a 33MHz/66MHz

ESEMPIO: Lettura mem. = 15ns a partire dal momento in cui l'indirizzo è stabile. A partire da  $T_2$  la CPU fornisce l'indirizzo della parola della linea d'indirizzo (visualizz. con gruppo di bit). Dopo che le linee di indirizzo si sono stabilizzate sui nuovi valori vengono assenti  $\overline{HREQ}$  e  $\overline{RD}$ . Nel momento in cui la mem. è occupata assente  $\overline{WAIT}$  → quest'operazione interessa alcuni stati di attesa finché la memoria non completa l'operazione e neghi  $\overline{WAIT}$ . In seguito la mem. mette i dati su linee opposte. Nel fronte di discesa la CPU legge (ovvero nega  $\overline{HREQ}$  e  $\overline{RD}$ )

b) BUS ASINCRONI non ha un orologio principale; i cicli di bus possono avere una qualsiasi lunghezza.

1) MIGLIORE RISPETTO AL BUS SINCRONO: nel momento in cui un bus ha un insieme eterogeneo di dispositivi, alcuni veloci, altri più lenti, il bus deve essere regolato sulla velocità della periferica più lenta, e le altre per essere più veloci non possono sfruttare le loro potenzialità.

→ Il master bus invece di seguire ogni operazione al clock, dopo aver assenti l'indirizzo,  $\overline{HREQ}$ ,  $\overline{RD}$  e tutto ciò che gli necessita invia una speciale segnale  $\overline{HSYN}$  (Master Sync). Quando la slave lo vede esegue la sua richiesta alla massima velocità e una volta terminato il proprio compito assente  $\overline{SSYN}$  (Slave Synchronization).

• Quando il master vede che  $\overline{SSYN}$  è stato assente, so che i dati sono disponibili e può quindi memorizz. Successivamente nega la linea d'indirizzo  $\overline{HREQ}$ ,  $\overline{RD}$  e  $\overline{HSYN}$ . Quando la slave vede la negazione di  $\overline{HSYN}$  so che il ciclo è stato completato e quindi nega  $\overline{SSYN}$ .

1) nei diag. circuit. sono frecce per indicare cause ed effetti → FULL HANDSHAKE → non dip. dalla temporizzazione. Ogni evento è causato da un evento precedente e non da un input impulsive di clock.

3) ARBITRAGGIO DEL BUS: interviene quando due o più dispositivi vogliono diventare master del bus nello stesso momento. Questo meccanismo può essere:

→ CENTRALIZZATO: c'è un arbitro non ha alcun modo di sapere quanti dispositivi hanno richiesto il bus, utilizza COLLEGAMENTO A FEEDBACK, ha la proprietà di assegnare ai dispositivi diversi priorità in base alla loro vicinanza all'arbitro (→ più vicino: più alta).

→ ~~DECENTRALIZZATO~~: utilizza per aggirare il fatto che le priorità sono implicatamente determinate dalla distanza rispetto all'arbitro, definiscono LEVEL DI PRIORITÀ.

→ ES: alcuni arbitri hanno una terza linea che viene assente da un dispositivo nel momento in cui creata una connessione e si impadronisce del bus. Subito dopo aver assenti questa linea di conferma. Il dispositivo può negare la linea di richiesta e colleg. Il risultato è che altri dispositivi possono prendere il bus mentre il primo è ancora aspettando. Nel momento in cui termina il traf. in corso il successivo MASTER del bus sarà già selezionato.

• Inche la CPU ha priorità più bassa in modo che possa usare il bus sooner quando nessun altro lo vuole → poiché è molto più veloce.

→ DECENTRALIZZAZIONE: con un numero di linee abbastanza elevato si può generare una gerarchia di priorità → quando un dispositivo vuole ottenere il bus assente la linea di richiesta → non c'è più l'arbitro.

• il numero di dispositivi non può superare il n° delle linee di richiesta.

• Quando un dispositivo vuole il bus: 1) invia una richiesta di bus.

2) verifica che il bus è libero. Se  $\overline{IN}$  non è assente non diventa master e nega  $\overline{OUT}$ . Se  $\overline{IN}$  è assente diventa master, nega  $\overline{OUT}$  e assente  $\overline{BUSY}$  → meccanismo più semplice e veloce.

→ BLOCK TRANSFERS: utilizzato per trasferire blocchi di dati. Il numero di parole viene specificato durante  $T_1$ . Dopo la prima viene trasferita una parola ogni ciclo (invece di una ogni 3 cicli).


Per leggere quattro parole occorrono 6 cicli invece di 4. Il segnale di BLOCK viene assente per chiedere un BLOCK transfer.



**OPERAZIONI DEL BUS**

**GESTIONE DELLE INTERRUZIONI:** Chip controllore di interruzioni gestisce 8 linee di interrupt ① INT, interruzione inviata alla CPU

- ② INTA: ack now ~~del~~ segnale della CPU
- ③ Numero del dispositivo su bus ④ Il numero viene usato come indice di un vettore di interrupt
- ⑤ I/O-IRF: linee di interrupt



L'Hardware della CPU utilizza quindi quel numero come indice all'interno di una tabella di puntatori chiamata vettore di interrupt, per cercare l'indirizzo della procedura da eseguire per poter gestire l'interrupt → i registri all'interno del chip sono scrivibili dalla CPU per programmare le varie

**CPU**

**PENTIUM IV:** fu introdotto nel 2004 sotto forma di CPU a 2,5 GHz con 42 milioni di transistor con lunghezza d'onda da 0,18 micron

- ↳ corrisponde alla grandezza dei collegamenti tra i transistor
- ↳ adottò una nuova microarchitettura chiamata NET BUST
- ↳ dotato di una pipeline più profonda e due ALU
- ↳ Supporta **HYPERTHREADING** → fornisce due insiemi di registri e alcune altre risorse interne per permettere di alternare l'esecuzione di due programmi molto velocemente

**SNOOPING:** operazione di "spionaggio" per garantire la coerenza della memoria in un multiprocessore → spionaggio sul bus della memoria per cercare eventuali riferimenti alla parola che ha memorizzato nella propria cache  
 architettura a 32 bit / bus memoria 64 bit  
 800 MHz FLOATING POINT IEEE 754



**PIPELINE SUL BUS MEMORIA:** utilizzata per evitare che la CPU rimanga in attesa a causa dei dati della memoria dei dati  
 RICHIESTE DI MEMORIA = TRANSAZIONI composte da STADI: ① fase di arbitrato del bus ② fase di richiesta ③ fase di segnalazione dell'errore ④ fase di investigazione ⑤ fase di risposta ⑥ fase dei dati → non sempre si usano tutte le fasi

**SUN - ULTRASPARC III:** Ordine architettura RISC a 64 bit / superscalare e pipeline TARGET: sistemi multiprocessore a memoria condivisa → fino a 29 milioni di transistor indirizzi da 43 bit → fino a 8 TB di memoria

- aggiunto di istruzioni VIS 2.0 per le applicazioni grafiche 3D, la decodifica MPEG in tempo reale, la compressione dei dati etc
- concepito per essere impiegato nei server multiprocessore dotato di una grande memoria condivisa
- è in grado di lanciare in contemporanea 4 istr per ciclo di clock
- possiede 6 pipeline interne che comprendono 2 pipeline a 16 stadi per operazioni su interi due per le operazioni in virgola mobile, una per LOAD/STORE

Per accedere alla memoria la CPU deve inizialmente utilizzare i pin per l'arbitraggio del bus in modo da eseguire il diritto di proseguire → specifica il tipo di richiesta e assegna il pin per la velocità d'indirizzo. Questo pin sono bidirezionali dato che in un sistema multiprocessore altre CPU devono poter accedere alle CACHE MEMORIA

**8051** è il microcontrollore più diffuso → grazie al suo basso costo → spesso EMBODED ha 40 pin → 16 linee di indirizzo → fino a 64 KB di memoria. Il bus dei dati è largo 8 bit e quindi i trasferimenti dati tra CPU e memoria avvengono un byte alla volta




Calcolatori Elettronici

ARCHITETTURA DEL CALCOLATORE  
 CAP 3 11/

8051 → 1) presenza di 32 linee I/O organizzate in gruppi di 8 bit ciascuna. A ognuna di ta queste linee è possibile collegare dispositivi che possono fornire un input o un output → (Linee bidirezionali)

2) Il primo segnale A contiene 16 linee d'indirizzo per indirizzare le byte della memoria esterna che si intende leggere o scrivere. Le 8 linee P sono invece orientate per il trasporto dei dati. Le 8 linee d'indirizzo meno significative sono multiplexate negli stessi pin dei dati.

- Le segnales ALE (Address Latch Enable) è utilizzato in presenza di una memoria esterna → viene attivata dalla CPU per indicare che l'indirizzo è valido → se memorie esterne o utilizzano per stabilizzare le linee degli indirizzi.



BUS

**BUS ISA**: (Industry Standard Architecture) derivato dal bus PC/AT. Ottimizzato per la compatibilità tra le macchine e le schede esistenti. Bus sincrono → 64 36 linee: 16 dati e 20 indirizzi. Successivamente il bus venne esteso a 32 bit con l'aggiunta di alcune nuove funzionalità prese il nome di EISA (Extended ISA).

**BUS PCI**: Nel 1990 la Intel progettò un nuovo bus <sup>per app. video</sup> con una conformazione di bordo molto più ampia rispetto ad EISA e lo chiamò PCI (Peripheral Component Interconnect). Questo bus può funzionare fino a 66 MHz e può gestire trasferimenti di 64 bit per una larghezza di banda di 528 MB/s.

- Bridge: Il bridge PCI connette la CPU la memoria e il bus PCI, mentre il bridge ISA connette il bus PCI al bus ISA e supporta uno o due dischi IDE.
  - Supporta due diverse tensioni 5 - 3,3 volt → incompatibilità verso passato.
  - È sincrono: tutte le transazioni sul bus PCI avvengono tra un master detto iniziatore e uno slave → destinatario.
  - Per ridurre il numero di linee pin, le linee dati-indirizzi sono multiplexate.
- Funzionamento**: Nel ciclo 1 di un'operazione di lettura il master immette l'indirizzo sul bus. Nel ciclo 2 il master rimuove l'indirizzo e il bus è invertito in modo che lo slave lo possa utilizzare; infine nel ciclo 3 lo slave genera in output i dati richiesti.

**BUS AGP**: (Accelerated Graphic Port) bus dedicato per le schede grafiche. Prevede la presenza di un nuovo slot con un connettore diverso da quello PCI sulla scheda madre.

- A differenza del PCI adotta una tecnica pipelining.
- modale fino a 8x (AGP 3.0) 2,3 GB/sec.
- le schede AGP adottano il sistema DIRECT MEMORY EXECUTE (DIME) che consente al controller di svolgere elaborazioni usando la memoria principale.
- Il protocollo prevede la presenza di un solo dispositivo.

In questa architettura diventa centrale il chip bridge che collega le 5 parti principali del bus. Al suo interno il chip bridge è diviso in 2 parti: quella verso la memoria e quella verso I/O.

- 1) Il bus PCI è sincrono e tutte le transazioni sul bus avvengono tra un master detto iniziatore e uno SLAVE chiamato destinatario.
- Inoltre per ridurre il numero totale di pin, le linee degli indirizzi e dei dati sono MULTIPLEXATE.



ARBITRAGGIO BUS PCI: Ogni dispositivo PCI ha due linee dedicate che si collegano all'orbito una  $REQ\#$  per richiedere le bus e l'altra  $GNT\#$  per riceverne la concessione. Inoltre le specifiche PCI non definiscono l'algoritmo che l'orbito deve utilizzare  $\rightarrow$  le bus viene concessa per una transazione alla volta. I segnali FUNDAM

- $\rightarrow$  CLK (clock) le transazioni iniziano in corrispondenza del fronte di discesa del CLK
- $\rightarrow$  AD (32 segnali) dedicati agli indirizzi e ai dati  $\rightarrow$  (tempo di TURN AROUND)
- $\rightarrow$  C/BE# untezzato per due scopi distinti nel primo ciclo LEGGI/ASCIUT nel secondo SCRIVI/ASCIUTA
- $\rightarrow$  FRAME# assente dal master per iniziare una transazione se bus comunicando allo slave che il master è pronto che l'indirizzo e i comandi del bus sono validi
- $\rightarrow$  IRDY# in scrittura assente quando i dati si trovano sul bus, in lettura assente con FRAME
- $\rightarrow$  DEVSEL# annuncia che il slave ha ricevuto il proprio indirizzo sulla linea AD ed è pronto a iniziare una transazione
- $\rightarrow$  TRDY# viene assente nella lettura per annunciare che i dati sono disponibili sulla linea AD mentre per la scrittura per annunciare che è pronto ad accettare i dati

Quando durante il periodo  $T_2$  si verifica il fronte di discesa del clock, il master innesca l'indirizzo di memoria su AD e il comando del BUS su C/BE#, assente inoltre FRAME# per iniziare la transazione sul bus. Durante  $T_2$  il master riceve l'indirizzo del bus per permettere che venga invertita in modo che la FRAME possa pilotare durante  $T_3$ . Durante  $T_3$  il slave assente DEVSEL# in modo che il master sappia che ha ricevuto il proprio indirizzo e che si sta adoperando per rispondere. Inoltre scrive i dati sulla linea AD e assente TRDY# per notificare il fatto al master. Se lo slave non è in grado di rispondere velocemente deve tuttavia assente DEVSEL# per annunciare la propria presenza ma deve lasciare TRDY# negato finché non possa fornire i dati richiesti

BUS PCI EXPRESS: Il cuore del BUS PCI EXPRESS sta nella rinuncia al bus PARALLELO con i suoi numerosi master e slave  $\rightarrow$  novità rappresentata da un commutatore connesso al bridge. Ogni chip I/O ha una connessione dedicata punto-punto con il commutatore che consiste in una coppia di canali unidirezionali

DIFF. CONTRA PCI/PCI EXPRESS: ① commutatore centralizzato al posto di un bus con più connessioni e l'uso di strette connessioni seriali punto-a-punto al posto di un ampio bus parallelo ② il modello del PCI EXPRESS  $\rightarrow$  dispositivo che spedisce pacchetti, che l'interazione contiene le informazioni di controllo

Un PROTOCOLLO è un insieme di regole che governano la comunicazione tra due parti. Una pila di protocolli è una gerarchia di protocolli che gestisce diversi problemi in livelli distinti

- LIVELLO FISICO (inferiore)**: tratta lo spostamento dei bit da un mittente a un destinatario lungo una connessione punto a punto.
  - $\rightarrow$  CODIFICA 8b/10b in cui si utilizza un simbolo a 10bit per codificare ed evitare problemi riguardanti l'invio di tutti 1 o 0
- LIVELLO DI TRASMISSIONE**: si occupa della trasmissione dei pacchetti  $\rightarrow$  aggiunge indirizzi ai pacchetti un codice a correzione d'errore ~~CRC~~ CRC (Cyclic Redundancy Check). Se il pacchetto inviato e quello ricevuto corrispondono restituisce un pacchetto di ACKNOWLEDGMENT per confermare la corretta ricezione del pacchetto
- LIVELLO DI TRANSAZIONE**: gestisce le azioni sul bus. La gestione di una porzione della memoria richiede due transazioni: una iniziata dallo CPU o dal controller DMA, per richiedere alcuni dati e una iniziata dal mittente per fornire i dati.
  - $\rightarrow$  Per iniziare la trasmissione può dividere ciascuna cache in più circuiti virtuali fino ad un massimo di 8 ciascuno dei quali gestisce una diversa classe di traffico
- LIVELLO SOFTWARE**: che interfaccia il sistema PCI EXPRESS al sistema operativo può inviare le bus PCI in modo che ha possibilità di gestire sistemi operativi non modificati

① Una differenza sostanziale tra una rete e PCI EXPRESS è che nel campo delle reti il codice dei vari livelli è quasi sempre una parte del SOFTWARE del sistema operativo, mentre con PCI EXPRESS fa internamente parte dell'hardware del dispositivo

BUS USB: (Universal Serial BUS), noto come esigenza globale di abbassamento dei costi per connettere periferiche a basso costo.



Calcolatori Elettronici

ARCHITETTURA DEI CALCOLATORI

CAP 3 12/

**BUS USB** <sup>standard</sup>: Introdotta nel 1998, progettata per dispositivi a basso costo come tastiere mouse etc. Un sistema USB è composto da un HUB principale che si collega al bus del sistema e che possiede delle prese per i cavi che connettono i dispositivi I/O o HUB per espansione.

- Il cavo consiste in 4 collegamenti: due per dati una per alimentazione e una per terra
- Quando viene collegato un nuovo dispositivo il HUB principale rileva l'evento e interrompe il sistema operativo; quest'ultimo interroga il dispositivo per sapere di che periferica si tratta e di quanto banda ha bisogno.
- I dati vengono inviati in FRAME, un frame è associato a un contatto di bit e consistono in pacchetti in primo dei quali viaggia dall'HUB principale verso il dispositivo

SOF | IN | DATA | ACK

USB supporta 4 tipi di frame:

- 1) FRAME DI CONTROLLO: usati per configurare i dispositivi, assegnare loro dei comandi e interrogarli sul loro stato
  - 2) FRAME ISOCRONI: servono per dispositivi funzionanti in tempo reale che devono spedire o accettare dati a precisi intervalli temporali
  - 3) FRAME BULK sono utilizzati per trasferimenti di grandi dimensioni per dispositivi che non richiedono un funzionamento in temporale
  - 3) FRAME INTERRUPT: sono necessari in quanto USB non supporta gli interrupt
- 1) un frame è composto da uno o più pacchetti, alcuni dei quali possono spostarsi in entrambe le direzioni
- Vari tipi di USB: 1) 1, X basso velocità 2) 2 X / 480 mbps 3) 3 X / Gbps

INTERFACCE

↳ **CHIP di I/O**: è attraverso questi chip che il calcolatore comunica con il mondo esterno

**UART** (Universal Asynchronous Receiver Transmitter) è un chip che può leggere un byte da un BUS di dati e generarlo in output, un bit alla volta

**USART**: (Universal Synchronous Asynchronous Receiver Transmitter), possono gestire trasmissioni sincrone utilizzando vari protocolli oltre a supportare tutte le funzionalità dei CHIP

**PIO**: (Parallel Input/output) ex Intel 8255A. → il modo più semplice di utilizzare questo chip è con 3 porte indipendenti a 8 bit A, B, C, ciascuna delle quali è associata un registro latch a 8 bit per impostare le linee su una porta, la CPU scrive semplicemente un numero a 8 bit nel registro corrispondente a tale numero e non si occupa di nulla. Anche il registro lui viene riscritto

↳ Il chip PIO può essere utilizzato come un vero dispositivo I/O o come parte della memoria

La selezione del chip è essenziale sulla memoria e sui chip di I/O.

Se per PIO scegliamo e approccio dell'I/O mappato in memoria dobbiamo assegnare 4 byte della memoria necessari per indirizzare le tre porte di I/O e il registro di controllo.

Ci sono due tipi di codifiche 1) Decodifica totale utilizza molte linee 2) DECODIFICA PARZIALE → un unico portibus in linee masch. in questo modo possono aggiungere a posteriori altri dispositivi in questa comb. e assegnazione del CHIP SELECT.

CAP 4

LIVELLO DI MICROARCHITETTURA

- A livello della microarchitettura studiamo come la CPU "implementa" le istruzioni macchina mediante i dispositivi digitali: "HARDWARE" a sua disposizione

MICROARCHITETTURA DELLA CPU → composta da alcuni registri, una ALU, da bus interni e alcune linee di controllo. Le istruzioni macchina comandano il funzionamento della CPU e il percorso dei dati



**MICROPROGRAMMAZIONE**: in un'architettura microprogrammata le istruzioni macchina non sono eseguite direttamente dall'HW → ma solo quando sono microistruzioni

• dell'esecuzione di ciascuna istruzione macchina corrisponde l'esecuzione di diverse microistruzioni

**VANTAGGI**: flessibilità, possibilità di gestire istru. macchina complesse

**SVANTAGGI**: ecce. esecuzione relativamente lenta; ciascuna istruzione richiede più bus e memorie

ex:

**μ-ARCHITETTURA**: Implementazione di un JVM con sole istruzioni di HW

**REGISTRI**:

- 1) PC (Program Counter) contiene e' indirizzo di memoria della prossima istruzione
  - 2) MBR (memory byte register) sarebbe e' IR (instruction register) contiene e' indirizzo da eseguire
  - 3) MAR (memory address register) contiene e' indirizzo dell'operazione scelta che deve essere <sup>memorizzato</sup> eseguito
  - 4) MDR (memory data register) contiene il dato che deve essere decodificato / memorizzato
  - 5) H (holding registers / accumulator) unico che presenta il suo contenuto nell'altro in decodifica
- Questo approccio va bene per architetture semplici; grazie ad esso il no. di bus interni è minimo per far sì che ogni registro avesse il BUS una  $\uparrow$  input dall'AW

**SEGNALI DI CONTROLLO**:

**↑ ABILITATORI**: aprono determinate porte per consentire il passaggio dei dati sul bus


OSS: se 1<sup>o</sup> può essere assente contemporaneamente

**↑ ABILITATORI**: aprono porte per consentire la scrittura del dato in OUT dall'AW sui registri

OSS: può essere assente anche più d'uno contemporaneamente

**TEMPORIZZAZIONE DEL CICLO BASE**: tutte le operazioni di un ciclo devono avvenire in un ciclo di clock o in suoi multipli

In ciascun ciclo viene eseguita una  $\mu$  istruzione



**STRUTTURA DELLE μ-ISTRUZIONI**: una micro istruzione contiene tutti i segnali di controllo da inviare al datapath durante il ciclo. → E' informazioni per la scelta della  $\mu$ -istruzione successiva

bits	(9)	(3)	(3)	(9)	(3)	(4)
next ADDRESS	J H A P C	J A H N A	S C L R A I	F <sub>0</sub> F <sub>1</sub> E N A	E N V A C	H O P C S L S P V P C D R R E D
	Addr (indirizzo prox istru)		AW (control AW & shifter)	C (registri da controllare)		Mem (controllo della mem)
	JAM (controllo AW istru)					B (registro da inviare)

- Il meccanismo mostrato in figura è quello che permette di trasferire un'istruzione in una microistruzione
- si mette l'istruzione nel HPC (micro-program-counter) registro che sceglie una locazione di una memoria interna, ovvero la **CONTROL STORE** una memoria ROM (in questo caso  $2^9 = 512$  celle ciascuna con capacità di 30 bit di in (HPC) = 9 bit → memoria ha dimensione di 28
  - ADDR: carica le nuove istruzioni, quando non esistono più → verranno caricate le altre
  - J: indica che a meno di imprevisti la prossima istruzione da eseguire è nell'Addr se il suo stato è Not → porterebbe ad un'altra istruzione
- OSS: l'ordine di esecuzione della micro-istruzione non è esattamente sequenziale

Come faccio a migliorare le prestazioni? ↑ velocità? non solo ma max velocità / prezzo


- 3 tecniche:
- 1) Introdurre componenti dedicate che svolgono determinate operazioni (↑ area del datapath)
  - 2) ↑ la frequenza (ormai ha perso importanza)
  - 3) Introduzione parallelismo (pipeline / duplicazione componenti) → più importante

Calcolatori Elettronici


ARCHITETTURA DEI CALCOLATORI

CAPU  
 13/


Il Cammino dei Dati nella JVM base



Aumento del numero di Bus




Partizionamento del data-path



INSTRUCTION FETCH UNIT

- Il carico della IFU può essere alleviato introducendo una unità indipendente che cerca le istruzioni da eseguire
- una possibile IFU incrementa autonomamente il PC e anticipa il caricamento delle istruzioni

Introduzione di pipeline



Il data path richiede più cicli di clock ma ad una frequenza maggiore!

Per aumentare la capacità di elaborazione della CPU  
 • PIPELINE a molti stadi  
 • ARCHITETTURE SUPERSCALARI: più di pipeline multiple  
 LATENZA: tempo necessario a completare l'elaborazione di un'istruzione  
 BANDA DELLA CPU: n° di istruzioni elaborate nell'unità di tempo  
 Pipeline e architetture superscalari aumentano la banda della CPU ma non riducono la latenza



**MEMORIE CACHE**: scopo della cache: disambiguare le velocità di CPU e RAM

**Località spaziale**: alta probabilità di accedere in tempi brevi a indirizzi molto vicini

**Località temporale**: alta probabilità di accedere più volte agli stessi indirizzi in tempi molto vicini

Lo spazio di memoria è organizzato in blocchi, chiamati anche linee di cache → ciascuna linea contiene più word → ciascuna word contiene più byte

- Le cache sono organizzate in righe (esecut): ciascuna contiene una linea di cache, cioè un blocco di memoria
- Tutti i trasferimenti avvengono a livello di blocco
  - Quando una word non viene trovata in cache, si trasferisce l'intera linea dalla memoria o dalla cache di livello più basso

**Diagramma CPU Packages**: CPU CHIP (L1, L2) e UNIFIED L2 CACHE

**Diagramma RAM-LEVEL CACHE**: UNIFIED L3 CACHE (SHARED)

**ESEMPIO**

STR. INDIRIZ:	BLOCCO	WORD	BYTE
---------------	--------	------	------

Indirizzo a n bit TAG | INDIRIZZO DI SLOT | WORD | BYTE

Slot di cache: 1 n-r-bit | 2<sup>o</sup> byte

Cache a mappatura diretta: n-s-r | s | w | b

- Spazio memoria di 2<sup>n</sup> byte, diviso in blocchi da 2<sup>r</sup> byte
- Gli n-r bit più significativi dell'indirizzo specificano il blocco
- In una cache con 2<sup>s</sup> slot si associa ad ogni blocco lo slot di cache indicato dagli s bit meno significativi del suo indirizzo → se il blocco è in cache deve essere in quello slot e ci bisogna cercare
- Il TAG permette di distinguere tra tutti i blocchi che condividono lo stesso slot (coesistono)

**Diagramma Cache Associative Ad Indirizzi**: Valore Tag | Data | Valore Tag | Data

Ogni slot è costituito da n elementi, ciascuna composto di bit valid, Tag e blocco → allora così il problema delle collisioni

**GESTIONE CACHE**: la CPU dedica numeri di slot e TAG del blocco a partire dall'indirizzo → viene fatto un check e confrontato il TAG nello slot quello del blocco

- CACHE HIT LETTURA: tutto OK
- CACHE HIT SCRITTURA:
  - WRITE THROUGH: scrive anche in memoria
  - WRITE BACK: unica scrittura finale quando il blocco è nuovo dalla CACHE
- CACHE MISS LETTURA: il blocco viene trasferito in cache e sostituisce quello presente
- CACHE MISS SCRITTURA @ WRITE ASSOCIATION: porta il blocco in cache ① WRITE TO MEMORY: si aspetta la scrittura in memoria

**INTRODUZIONE PIPELINE**: la pipeline funziona bene se le istruzioni vengono eseguite in sequenza → In presenza di salti condizionati non si sa quale istruzione far entrare nella pipeline fino al termine dell'esecuzione della istruzione di salto

(1a SOLU) se il salto è in indietro si ferma l'intera pipeline. Se lo salto era giusto va bene altrimenti occorre disfare gli effetti delle istruzioni parzialmente eseguite → occorre il sostanziale della pipeline ed il ripristino del valore dei registri modificati dalle istruzioni eliminate

(2a SOLU) **DYNAMIC BRANCH PREDICTION**: si gestisce una tavola per memorizzare l'esperienza su ciascun salto. Hardware speciale come una cache.

Ogni slot contiene: ① Il TAG dell'indirizzo di un'istruzione di salto ② Un bit che indica se il salto è previsto o meno

(3a SOLU) **STATIC BRANCH PREDICTION**: si dispone di due istruzioni di salto:

- Rappresenta un salto poco probabile
- Salto molto probabile

Il compilatore che ricostruisce il significato del programma, decide a seconda di così quale conviene usare generando il codice → la CPU sfrutta questo codice



## Calcolatori Elettronici

## ARCHITETTURA DEI CALCOLATORI

CAP 4 14/

**IN-ORDER EXECUTION**: in architettura con PIPELINE una prima scelta è di porre il vincolo che le istruzioni siano eseguite e completate nello stesso ordine in cui sono state decifrate. **IN-ORDER ISSUE / IN ORDER RETIRE**

- Scelta molto limitante sotto il profilo della prestazioni
- Si deve ricordare l'inizio delle istruzioni se si verifica la presenza di un'unica con istruzioni precedenti non ancora completate

### VINCOLI TRA ISTRUZIONI:

- (RAW)**: una delle registri sorgente viene scritto da un'altra istruzione (Read after Write)
- (WAR)**: il registro destinazione viene letto da un'altra istruzione (Write after Read)
- (WAW)**: il registro destinazione viene scritto da un'altra istruzione (Write after Write)

**OUT-OF-ORDER EXECUTION**: Riscordo i vincoli di ordine in merito migrazioni prestazioni, si deve garantire sempre una esecuzione corretta

→ I vincoli RAW, WAR, WAW devono continuare ad essere rispettati

→ Si deve tener conto della scrittura fatta da istruzioni in attesa

- ① Register Renaming: si riscavano contatti WAR e WAW sostituendo con registri SCRATCH (registri) mentre per le RAW posso solamente mettere in attesa

**SPECULATIVE EXECUTION**: I programmi possono essere scomposti in basic blocks puramente sequenziali → il programma è un grafo orientato i cui nodi sono basic-blocks

- l'esecuzione out-of-order funziona bene all'interno dei basic block
- Principio: eseguire anche istruzioni che forse non servono

**CPU PENTIUM IV**: anche se è obsoleto tuttavia è la base di tutte le nuove architetture nuove

→ Macchina RISC a 32 bit con un bus in processore a 64 bit

→ Set di istruzioni molto disordinato in quanto basta vedere la lunghezza da quella minima essere molto variabile

→ 8 registri ufficiali + molti altri segreti

Ha un nucleo RISC tuttavia bisogna stare attenti perché la tecnica adottata è (BLI) DA (CISC)

La sua composizione, non principali: ① l'interfacce con la memoria e presenza di cache L2 ② nella seconda ha un'interfaccia sotto-compartimento blocco FETCH/decode, → una Traccia cache, una micro ROM che serve per suddividere in ulteriori micro istruzioni, ed un decimo unità che si occupa della produzione di salto → in base a quello viene fatto il FETCH ③ si occupa dell'esecuzione fuori ordine, in cui sono presenti dei schedatori → si decide l'ordine in cui verranno eseguite

④ si occupa dell'esecuzione dove ci sono le AW ed una CACHE di primo livello ed una volta che le istruzioni sono state trovate vengono ritirate

- ① GENERAZIONE IN-ORDER, ANTI-ORDER, ANTIBO IN-ORDER

**CPU ULTRASPARC III CU**: Macchina RISC a 64bit → bus a 128 bit

→ le istruzioni sono tutte fisse 4 bytes → 32 bit, con un HW per uso multimediale

Si ha una decomposizione: ① CACHE di secondo livello nella quale le istr. vengono cercate e c'è anche un'interfaccia ② CACHE di 1° livello in cui vengono sottodecomposte ③ Predizione con HW dedicato ④ le istruzioni vengono messe in un BUFFER

- ① le istruzioni aritmetiche prelevano dati solo da registri se si vuole prendere i dati dalla memoria principale deve utilizzare le LOAD e STORE unit

**CPU 8051**: CPU → microprocessore economico → rinuncia delle caratteristiche complesse quindi è un'architettura RISC → con 6K transistor

- 8/16 bit se massimo e pochi registri eterogenei

↳ unico ciclo di esecuzione chiuso in 6 stadi

Organizzazione semplice, non c'è una PIPELINE, né una CACHE per risparmiare, le esecuzioni e i ritiri vengono in ordine



MICROARCHITETTURA 8051: i registri sono collegati al BUS principale.

- REGISTRI: ACC: accumulatore  
 B: registro di lavoro a 8 bit  
 SP: punta alla cima dello stack  
 IR: registro istruzioni  
 PSW: registro di stato
- \* PC: program counter suzione con registro increment. automatico
  - \* BUFFER: registro di lavoro di 16 bit
  - \* I/O PORT: I/O a 8 bit → controllano fino a 32 dip. est

ESECUZIONE ISTRUZIONE 8051: Esecuzione in un ciclo di clock

- 1) Nuova istruzione prelevata dalla ROM e inviata nell'IR
- 2) Decodifica istruzione e incremento PC
- 3) Preparazione degli operandi
- 4) Dati in un registro e nell'accumulatore inviati in TH1 e TH2
- 5) CPU esegue l'operazione
- 6) L'output della ALU viene registrato in un registro e ROM ADDR viene caricato

MICROARCHITETTURA 8051

CAP 5

IL LIVELLO DELLE ISTRUZIONI MACCHINA

ISA (Instruction Set Architecture): è quello ISA è l'interfaccia tra HW e SW ed inoltre è il livello più basso a cui il processore è "programmabile"

- CRITERI DI SCELTA: ① semplicità di implementazione ② Efficienza della microarchitettura ③ semplicità di generazione del codice ④ Compatibilità con il passato

definizione: costituisce il riferimento per coloro che scrivono i compilatori (oppure in assembler)

Concetti FONDAMENTALI: Memoria → organizzazione

Modello di istruzioni tipicamente user mode e kernel mode.

Registri → quali registri sono visibili al livello ISA (quali funzioni hanno)

Indirizzamento → come le istruzioni fanno riferimento ai loro operandi

Istruzioni → repertorio delle istruzioni interpretabili dal livello ISA

LINGUAGGIO ASSEMBLATIVO = linguaggio simbolico / LINGUAGGIO MACCHINA = linguaggio in binario

MODELLO DELLA MEMORIA: Esecuzioni di memoria la cui granularità è di un BYTE

REGISTRI: conosciamo solamente i registri ufficiali. All'interno di quest'ultima esistono registri di general purpose → servono per risultati intermedi e per dati di uso molto frequente.

special purpose: PC: program counter; MDR: Memory Data Register

→ Registro di stato: ci informa dello stato del microprocessore (PSW)

→ Registro di Stack o pila: → da cui dipende la struttura a STACK FRAME

STRUTTURA A STACK FRAME: viene creata per ciascuna invocazione viene collocata in una porzione della memoria organizzata a pila.

Lo stack frame contiene: ① I parametri in entrata ed in uscita ② Le variabili locali ③ L'indirizzo di ritorno ④ Un puntatore allo stack frame del chiamante.

- Lo stack pointer SP punta all'elemento attuale → registri special purpose
- Frame Pointer FP punta alla base del frame in cima alla pila

LIVELLO ISA DEL PENTIUM 4: è quello ISA è fortemente influenzato dai vincoli di compatibilità

era ed indietro. Architettura IA-32

→ diverse modalità di funzionamento

- Real mode in cui si comporta come l'8088
- Virtual mode 386: come l'8086 ma intercetta tutte le operazioni dedicate
- Protected mode: si comporta come un PL



Cerebration Elettronici ARCHITETTURA DEI CALCOLATORI

**LIVELLO DELLE ISTRUZIONI: MACCHINA** CAP 5 15/

**LIVELLO ISA DEL P4:** ha 4 livelli di privilegio  $\text{Kernel} = 0$ ,  $\text{user} = 3$

- Spazio di memoria su 36 k segmenti di 4GB
- La memoria può essere divisa in segmenti → insieme molto grosso di esecuzioni di memoria
  - REGISTRI: EAX, EBX, ECX, EDI, EFLAGS
  - si possono chiamare in maniera diversa porzioni dello stesso indirizzo → EX: se dico AX corrisponderà per retrocompatibilità

	A	X	EAX

**LIVELLO ISA DELL' ULTRASPARC:** deriva dalla architettura RISC ed è definita in vari documenti con un'architettura 32 a 64 bit

- Esistono soltanto due istruzioni per l'accesso alla memoria LOAD carica da memoria a registro e store da registro a memoria; tutti gli altri vengono fatti da registri
- Grossa disponibilità di registri con bassa probabilità di avere delle collisioni
  - REGISTRI: organizzazione dei registri pensata per alleggerire le chiamate di funzione. In ciascun istante sono visibili attraverso una finestra che varia in occasione delle chiamate di procedura
  - OVERLAPPING REGISTER WINDOWS: la finestra corrente è protetta da CWP (Current Window Pointer). Dec' alto di una chiamata: CWP viene decrementato; La finestra tocca di 16 registri; I parametri di output diventano parametri di input; lo stack pointer diventa il frame pointer → tutto ciò con una semplice ridenominazione e grazie ad una grossa disponibilità di registri

**LIVELLO ISA DELL' 8051:** utilizzato per applicazioni embedded. Ha una sorta di modalità e nessun tipo di protezione

- 8 registri ufficiali da 8 bit
- Unico spazio di memoria con: REGISTRI UFFICIALI; MEMORIA INDIRIZZABILE AL BIT; REGISTRI SPECIALIZZATI (PUSH, gestione interrupt e timer)

Il metodo di indirizzamento è frequentemente utilizzato  
 Il registro bus fino a 428 sono i registri del microP. mentre gli altri sono della memoria principale

PROGRAM MEMORY	0055
	0
SCRATCH PAD	127
BIT ADDR HIGH	48
4 reg banks	32
	0

**FORMATO DELLE ISTRUZIONI:**

OPCODE (6)	OPCODE ADDRESS (6)	OPCODE ADDR1 ADDR2 (6)	OPCODE ADDR1 ADDR2 ADDR3
------------	--------------------	------------------------	--------------------------

Codice operativo: contiene le tipi di operazione che si vuole fare, con un massimo di 3 operandi. Il codice op decodifica l'operazione

I campi indirizzi possono fare riferimento sia alla memoria che ai registri

→ **LUNGHERZA DELLE ISTRUZIONI:** possono essere diverse a seconda di in quanto possono essere o fisse o variabile. Quella fissa sempre le FETCH dalle UTR.

Una word può contenere uno o più istruzioni. Se le istruzioni hanno formato variabile → dove non c'è relazione tra word e istruzioni

- Il numero di bit dedicati al COD. OPERATIVO non è costante
- Alcune porzioni comuni del codice operativo non ci devono essere interruzioni

**FORMATO ISTRUZIONI PENTIUM III:**

PREFIX	OPCODE	MODE	SIB	DISPLACEMENT	IMMEDIATE
--------	--------	------	-----	--------------	-----------

- prefix: prefisso m dice quello è l'istruzione
- mechanismo di indirizzamento
- spaziamento per indicare che è suddiviso per segmento (offset) (indirizzabili interno del segmento)
- il marchio è utile per dire che è già presente nelle istruzioni macchina



FORMATO DI ISTRUZIONI SPARC: La lunghezza fissa a 32 bit della versione base

Istruzioni aritmetiche a 3 indirizzi SRC1, SRC2, DEST

- Disponibili solo 4 formati distinguibili dai primi 2 bit → mi dice in quale gruppo sta
- I 32 registri della finestra sono indirizzati con 5 bit

FORMATO DI ISTRUZIONI MOSI: Istruzioni variabili da 1, 2 o 3 byte

Le massima n° di operandi è pari a 2. Quest'architettura ha 16 registri accumulatore e quindi è inutile introdurre le 3° operandi

MODALITÀ DI INDIRIZZAMENTO

A MEMORIA  
INDIRIZZAMENTO

- IMMEDIATO**: il valore dell'operando è nelle istruzione macchina tipicamente una costante
- DIRETTO**: l'istruzione contiene l'indirizzo di memoria completo dell'operando (in memoria principale)
- INDIRETTO**: l'indirizzo di memoria fornito contiene l'indirizzo dell'operando (concetto di puntatore)
- A REGISTRO**: si specifica un registro che contiene l'operando (o che lo riceve)
- INDIRETTO A REGISTRO**: il registro specificato contiene l'indirizzo dell'operando
- INDIRIZZATO**: l'indirizzo è dato da una costante, o il contenuto di un registro, o l'indice al indirizzo del primo elemento dell'array, o un registro che contiene l'indice
- A REGISTRO BASE**: viene sommato a tutti gli indirizzi, il contenuto di un indirizzo registro
- A STACK**: l'operando è solo cima dello stack → si può accedere solamente al registro offuscato non ha bisogno di indicare la specifica dell'indirizzo

ES: INDIRIZZAMENTO INDIRIZZO A REGISTRO

MOV R1, #0; // indirizzamento immediato poiché # costante

MOV R2, #A;

MOV R3, #A+1024; // somma A con 1024 in R3 via a finire // poiché ogni elemento è di 4 byte

LOOP: meccanismo di indirizzamento indiretto essere in R2 c'è l'indirizzo

ADD R2, #4

CMR R2, R3;

BLT LOOP; // Branch if the n less se R2, è minore di R3 // implemento la somma dei segmenti dell'array

ES: INDIRIZZAMENTO INDIRIZZATO:

MOV R1, #0 // indiriz. a reg. immediato

MOV R2, #0

MOV R3, #1096

LOOP: MOV R4, A(R2) // metto in R4 il contenuto stesso di R2

AND R4, B(R2)

OR R3, R4

ADD R2, #4 // incremento di 4 poiché è un byte per passo dell'indirizzo successivo

CMR R2, R3

BLT LOOP

// calcolo OR di A[i] AND B[i] dove A e B sono due array

INDIRIZZAMENTO INDIRIZZATO ESTESO: Indirizzo di memoria è calcolato sommando il contenuto

di due registri: ① un registro memorizza la base ② un registro memorizza l'indice

LOOP: MOV R4, (R2+R3) // è interpretato come indirizzo di memoria

AND R4, (R2+R6)

INDIRIZZAMENTO A STACK: è utilizzato per gestire le procedure, calcolare espressioni aritmetiche, offuscare istruzioni. si può accedere solamente all'indirizzo offuscato

OPERAZIONI PUSH: aggiunge un elemento alla cima dello stack

POP: preleva un elemento dalla cima dello stack

Operazioni aritmetiche su due elementi offuscati che mettono al loro posto il risultato


NOTAZIONE POLACCA INVERSA: per calcolare un'espressione algebrica usando lo stack, occorre convertirla dalla forma infix alla forma postfix

FORMA INFISSA: l'operatore è scritto tra gli operandi e necessita di parentesi

FORMA POST-FISSA: l'operatore segue gli operandi e non richiede parentesi

Popolare sentando l'espressione con un albero, la forma post-fissa si ottiene tramite una visita in post ordine

ESEMPIO:





Calcolatori Elettronici

ARCHITETTURA CALCOLATORI

LIVELLO DELLE ISTRUZIONI  
 MACCHINA

CAP 5 16/

**CALCOLO ESPRESSIONI:** **BI-PUSH** aggiunge l'operando scelto come decimo **STACK** e incrementa **SP** di 1. **IADD** somma sugli elementi offuscanti. **IMUL** moltiplica gli elementi offuscanti → E' implementato con le istruzioni e decrementano di 1 **SP**

- Questa procedura è molto sicura in quanto non avviene in registri ma tutte le operazioni vengono fatte sul registro di **STACK**

**ORTOGONALITÀ:** un set di istruzioni è caratterizzato da: ① Codici Operativi ② Moduli di indirizzamento → in genere non tutte le modalità di indirizzamento sono utilizzabili con tutti i codici operativi.

Se questo avviene si dice che i codici e le modalità di indirizzamento sono tra loro ortogonali. L'ortogonalità è una proprietà molto desiderabile perché semplifica la generazione del codice.

**INDIRIZZAMENTO PENTIUM IV:** Uno degli operandi è sempre un registro specificato dal campo **REG** dell'istruzione → l'altro è specificato da **MOD** e **R/M** → 32 bit diversi

- **MOD = 00** indirizzamento tramite registro, tramite **R/M** si sceglie quale registro
- **MOD = 01** ripete le stesse cose modalità con **OFFSET** a 8 bit (in code dell'istruzione)
- **MOD = 10** ripete le stesse modalità con **OFFSET** a 32 bit " " "
- **MOD = 11** viene utilizzato se il secondo operando è un registro: a 32 bit per la istruzione a word, a 8 per quelle a byte

→ **SIB** (Scale Index Base) tipologia di indirizzamento che specifica ① Fattore di scala (**SCALE**) ② Registro indice (**INDEX**) ③ Registro base (**BASE**) → indirizz. viene calcolato come **BASE + INDEX \* SCALE**

**INDIRIZZAMENTO ULTRASPARC:** indirizzamento immediato o a registro per tutte le istruzioni aritmetiche e logiche. → 5 bit indirizzano i 32 registri della finestra

Solo **LOAD** e **STORE** indirizzano la memoria → ci sono anche 2 ulteriori modi di indirizzamento a memoria ① tramite somma di due registri ② tramite registro indice con **OFFSET** a 13 bit


**INDIRIZZAMENTO 8051:** sono semplici e regolari: Indirizzamento implicito dell'operatore, Indirizzamento a registro, Indirizzamento diretto, Indiretto a registro, Immediato

**TIPI DI ISTRUZIONI MACCHINA:**

- Istruzioni di movimento: **MOV** spostano dei dati da un registro ad un altro contenuto da spostare e copia
- Istruzioni binarie: usano 2 operandi e producono un risultato che può andare sullo **stack** Calcolo su operandi
- Istruzioni **UNARY**: prendono un operando e lo **shiftano**
- **JALN**: possono essere condizionali e non servono a codificare ma istruzioni **condiz.** e **call**
- Chiamate di procedura: alterano il flusso di esecuzione attraverso una gestione **"A PILA"** la memoria
- **ISTRUZIONI I/O**: operaz. I/O consiste nel trasferimento di dati tra un device I/O e il processore
- ① **I/O programmato con busy waiting**: la CPU interroga periodicamente i dispositivi (processo) e aspetta a vuoto
- ② **I/O gestito con interruzioni**: la CPU effettua i trasferimenti con la memoria e avviene l'operazione di I/O ma si dedica ad altro fino a che il device non manda un'interruzione interruzione
- ③ **DMA (Direct Memory Access)** la CPU avvia l'operazione poi gestita interrompimento dall'**DMA**
- Inoltre le sottocategorie **DMA** può gestire più operazioni contemporaneamente

**CONTROLLO DEL FLUSSO:** tecniche che possono alterare l'esecuzione

- **CHIAMATA DI PROCEDURA**: per ciascuna chiamata viene allorato **↑** sullo **stack**, una nuova **stack frame**
- Lo **STACK FRAME** contiene: ① I parametri in entrata e in uscita ② le variabili locali ③ l'indirizzo di ritorno ④ un puntatore allo **STACK frame** del chiamante
- l'accesso ai parametri e alle variabili locali avviene tramite **offset** dal **BP**
- **COROUTINE**: due **ROUTINE** (processi) vengono eseguiti contemporaneamente con un meccanismo di **RESUME**, combinando esecuzioni di istruzioni di un processo con l'altro
- Dalla simmetria** → dovuta all'esecuzione alternata. Ciascuna **RESUME** riparte dalla istruzione successiva alla precedente





→ TRAP : è una procedura automatica che viene iniziata da una condizione eccezionale che si verifica durante l'esecuzione di un programma. Le trap sono sincronie e dipendono da quello che succede sopra CPU → GESTIONE DELLA TRAP nel S.O che cerca di risolvere  
 ES: → OVERFLOW / VIOLAZIONE DELLA PROTEZIONE / DIVISIONE PER 0  
INTERRUZIONI : Interruzione del flusso della istruzione → qualcosa che avviene durante l'esecuzione del programma → esterne alla procedura

ARCHITETTURA IA-64 : è intel e orientata a rompere con l'IA-32. L'IA-64 è un archi. ret. a 64 bit sviluppata in collaborazione con HP. L'idea alla base è spostare il carico di lavoro dalle istruzioni alla compilazione.

- Gli operandi possono essere a 64 bit (sempre lo stesso registro)
- Microproc. ITANIUM : completamente RISC per una focus alta di proc. → sposta le risorse molte di elezione
- Si suppone di avere tantissimi registri 328 general purpose 128 in singola mobile
- SCHEDULING ISTR. 64 : si cerca di esaltarne la possibilità di esecuzione parallela delle istruz. raggruppate. Le Istr. vengono in BUNDLE : pacchetti di 3 senza dipendere. La parte di TEMPLATE fornisce informazioni sulle possibilità di esecuzione parallela su unità funzionali indipendenti → SCHEDULING : pianificazione dei tempi di esecuzione
- PROB. IP32 : è un medesimo mente CISC, le due istruzioni possono essere spezzate in istruzioni RISC, ma questo richie. de tempo e spazio su chip
- pochi registri rispetto ad asimmetria con molte dipendenze: rende difficile l'esecuzione parallela di più istruzioni
- 4GB di spazio di indirizzamento


- ESECUZIONE PREDICATIVA : si cerca di diminuire i salti condizionati con la tecnica della esecuzione predittiva → estensione del concetto di esecuzione condizionata
- CHOPR R2, R3, R1 → fa lo spostamento solamente se R1 è 0 → così evita il conflitto hardware dovuto ai cacci
- invece versione condizionale, il codice è costruito da un unico blocco binario senza salti
- L'unico vincolo per l'esecuzione di ciascuna istruzione è la conoscenza della condizione
- ① istruzioni predittive possono andare in pipeline senza problemi

### LINGUAGGI ASSEMBLATIVI

I linguaggi ad alto livello generalmente offrono migliori prestazioni a livello di codice, tuttavia nel programmare bisogna utilizzare un approccio misto: ovvero isolare le parti critiche e codificarle solo quando in linguaggio assembly

VANTAGGI ASSEMBLY LANGUAGE : può venire per ottimizzare una applicazione (oppo. mixed) → a volte è l'unica risorsa disponibile, ad esempio EMULATED. È molto utile nella comprensione dell'architettura di un calcolatore

#### TRADUZIONE:



Il programma sorgente è scritto in un linguaggio simbolico, orientato all'utente. Il programma oggetto ① esegue le operazioni specificate dal programma sorgente ② è scritto in linguaggio macchina e quindi direttamente eseguibile. Costituisce i dati del programma traduttore, il programma oggetto ne è il risultato

INTERPRETAZIONE : esegue le istruzioni di programma man mano che si esegue il programma.

→ viene effettuata ogni volta che il programma viene eseguito. Inoltre non viene generato nessun programma oggetto. L'interprete esegue direttamente P. SORGENTE → INTERPRETE → SIST. DI ELABOR. Liv. del S.O. ES: SQL, PROLOG

Corrispondenza uno a uno con le istruzioni macchina. Il traduttore è detto ASSEMBLATORE e la traduzione è detta assemblaggio. Esistono delle PSEUDOISTRUZIONI, per fare delle dichiarazioni. VARIABILI = ETICHETTA (più a basso livello) → ad esse non corrispondono istruzioni nel programma oggetto → dichiarano etichette costrutti ed esprimono direttive di assemblaggio

MACRO DEFINIZIONI : associano un nome ad un segmento di codice; il nome così definito può essere usato più volte nel corso del programma (compilatore) → La sostituzione della macro avviene staticamente in fase di assemblaggio



Calcolatori Elettronici

ARCHITETTURA CALCOLATORI

LINGUAGGI ASSEMBLATIVI

CAP 7 14/

MACRO DEFINIZIONI:  $\Rightarrow$  si associano un nome simbolico a più istruzioni

```

EX: MOV EAX, P      SWAP MACRO
    MOV EBX, Q      MOV EAX, P
    MOV Q, EAX      MOV EBX, Q
    MOV P, EBX      MOV Q, EAX
                    MOV P, EBX
                    ENDM
                    SWAP
    
```

MACRO CON PARAMETRI: la sostituzione dei parametri formali con gli argomenti attuali viene effettuata storicamente in fase di assemblaggio. A valle dell'assemblaggio, a esecuzione avvenuta, nel programma oggetto non resta nessuna traccia della macro.

```

EX: MOV EAX, P      CHANGE MACRO P1, P2
    MOV EBX, Q      MOV EAX, P1
    MOV Q, EAX      MOV EBX, P2
    MOV P, EBX      MOV EBX, P MOV P2, EAX
                    MOV P1, EBX
                    ENDM
                    CHANGE P, Q
                    CHANGE R, S
    
```

DIFFERENZE MACRO E PROCEDURE: la chiamata o invocazione della macro avviene durante l'assemblaggio mentre quella di procedura durante l'esecuzione del programma. Le copie sono generate in fase di assemblaggio. Il corpo di una macro è inserito direttamente nel programma oggetto mentre nella procedura rimane la procedura di invocazione. Il tipo di ritorno non è presente per la macro mentre per la procedura si. Quante copie vengono generate nel corpo del programma oggetto? Una per chiamate di macro mentre una sola per la procedura.

PROCESSO DI ASSEMBLAGGIO: l'assemblatore traduce da linguaggio assemblea a linguaggio macchina. Processo molto semplice salvo per le istruzioni con riferimenti a (SALTI).

- ASSEMBLATORI A UNA PASSATA: ① Traduzione in un formato intermedio compatto ② Mettono la forma intermedia in una tabella ③ alla fine traduce il contenuto della tabella
- ASSEMBLATORI A DUE PASSATE: - PRIMA PASSATA: ① Calcola la lunghezza e la posizione delle istruzioni ② Genera una tavola dei simboli
- SECONDA PASSATA: ① Tutti i riferimenti sono noti nella tavola dei simboli ② Genera il codice usando i valori della tavola

PRIMA PASSATA: valuta la lunghezza di ciascuna istruzione, calcola il valore dell'ILC (Instruction Location Counter), inserisce tutte le etichette nella tavola dei simboli con i corrispondenti valori di ILC → alla fine della passata i riferimenti in avanti sono noti.


SECONDA PASSATA: sfrutta il prodotto della prima passata, trasforma i riferimenti corretti, la tavola dei simboli fornisce l'indirizzo di tutte le etichette. Genera il codice, istruzione per istruzione, utilizzando la tavola dei codici operativi che fornisce: ① la lunghezza delle istruzioni ② I codici operativi ③ la classe delle istruzioni che dipende dal tipo di operandi e dalle modalità di indirizzamento.

ORGANIZZAZIONE DELLE TABELLE DEI SIMBOLI: → tabella che mi dice per ciascuna etichetta qual è l'indirizzo dell'istruzione che ha quella etichetta. Esempio → funzione di HASH che prende una stringa che attraversa un algoritmo genera una tabella di HASH → questa tabella ha un numero di elementi minore delle etichette quindi molti possono collidere.

COLLEGAMENTO E CARICAMENTO: mette insieme i vari moduli per produrre il programma eseguibile → produce un unico modulo assoluto pronto ad essere caricato.




COLLEGAMENTO: ciascun modulo ha i suoi spazi di indirizzi. Quando i moduli vengono collegati occorre  
 ① traslare i loro spazi degli indirizzi ② risolvere tutti i riferimenti esterni  
CARICAMENTO: (LOADER) definisce gli indirizzi finali e carica le moduli ovunque in memoria centrale



### DYNAMIC LINK LIBRARY (DLL)

È una sezione isolata in ambiente WINDOWS. Una DLL può contenere una procedura che dati costanti più programmi contengono una DLL. Risparmio di memoria centrale ed massa.

- IMPLICIT LINKING: il programma è collegato alla DLL tramite una tabella, la DLL necessita solo essere in memoria
- EXPLICIT LINKING: la DLL viene richiesta e caricata dinamicamente all'atto della chiamata



### LINGUAGGIO ASSEMBLATIVO i 386

Il linguaggio assembly (cossembly): rappresentazione simbolica delle istruzioni macchina di un'architettura. Associa ai dati nomi simbolici che identificano le corrispondenti posizioni in memoria. → Nasconde i dettagli relativi alle singole istruzioni (codici operativi) fornendo quelli relativi all'architettura della macchina.

- Si scrive in linguaggio ASSEMBLY per comunicare meglio le calcolatore: ① Per impostare l'assembler bisogna conoscere l'architettura ② Il debug dell'assembler ci fa comprendere come funziona l'architettura
- visto che generalmente bisogna scrivere frammenti di codice per ricevere solamente la parte estetica del programma

EX: ASSEMBLER "EMBEDDED" `#include <stdio.h>`

#### ORGANI FUNZIONALI ASSEMBLY

1) ASSEMBLATORE: programma che riceve in ingresso un programma in linguaggio assembly e genera un programma in linguaggio macchina (binario) pronto per essere eseguito dove l'HARDWARE

2) TRACER: è un simulatore dell'esecuzione di un programma scritto in un linguaggio assembly. Consente di procedere "PASO-PASO". Debugger per assembler

```
void main(void) {
    static int x = 3;
    asm { MOV %EAX, x
        ADD %EAX, x
        ADD %EAX, x
        NOP
        MOV x, %EAX }
    printf("%d\n", x);
    return; }

```

#### ASSEMBLER 386: i 386 per x86 → linguaggio

è una versione semplificata di un microprocessore Intel moderno → tuttavia le codici relativi assembler può essere eseguita sui moderni calcolatori  
 → CARATTERISTICHE MICROPROCESSORE: Architettura: a 16bit; Address Bus: 20bit; Data bus: 8bit; unità indirizzabile: 1 byte

#### REGISTRI:

##### REGISTRI DI USO GENERALE:

- (AX): registro accumulatore, usato per memorizzare le risposte dell'elaborazione e come destinazione di molte istruzioni
- (BX): registro base, usato come accumulatore o come puntatore alla memoria
- (CX): registro contatore usato come contatore di ciclo
- (DX): registro dati usato insieme ad AX per estendere fino a 32 bit

GENERAL REGISTER		GENERAL REGISTER	
AX	AL	CX	CL
BX	BL	DX	DL
	8 bit		8 bit



Calcolatori Elettronici

ARCHITETTURA CALCOLATORI

CAP 4 18/

**REGISTRI**

- REGISTRI PUNTIATORE:**
- SP**: registro puntatore alla cima dello stack → viene modificato automaticamente dalle operazioni sullo stack PUSH, POP
  - BP**: registro puntatore base dello stack → punta alla base del frame (record di attivazione) assegnato alla procedura corrente
  - SI**: registro indice sorgente, usato in combinazione con BP per riferirsi a dati sullo stack e con BX per accedere i dati in memoria
  - DI**: registro indice destinazione usato come SI

**REGISTRO DI STATO:** il registro di stato (REG) è un insieme di regitri da 1 bit. I bit sono impostati da istruzioni o i metche

- CF**: il carry risultato è zero
- OF**: il risultato è negativo
- DF**: il risultato ha causato un overflow
- IF**: il risultato ha generato un riporto
- AF**: riporto avanzato
- PF**: parità del risultato


→ Gli 8 bit del registro controllano alcuni aspetti dell'attività del processore:

- IF**: attività di Interrupt
- TF**: traccia
- EM**: Operazioni su stringhe

**SEGMENTAZIONE DELLA MEMORIA:** Lo spazio di memoria viene visto come un gruppo di segmenti. Ogni segmento costituisce un'unità di memoria indipendente e formata da locazioni contigue di memoria → ha un limite MAX di 64 KB → ha un indirizzo di memoria multiplo di 16. Il sistema operativo mi fissa e allora quindi c'è un effetto si ha con le varie + somma segmento


**REGISTRI DI SEGMENTO:** i registri di segmento puntano ai 4 segmenti attualmente attivi.

- CS**: punta al segmento contenente le istruzioni da eseguire
- DS**: punta al segmento contenente le variabili del pg
- SS**: punta al segmento contenente lo stack corrente
- ES**: punta al segmento extra, usato tipicamente per i dati



**SEGMENTO PER LA GESTIONE DELLO STACK:**

Lo stack cresce andando dagli indirizzi alti a quelli bassi. **SS** punta all'indirizzo di partenza dello stack (**SP**) punta alla locazione in cima allo stack



**I INDIRIZZAMENTI:**

- INDIRIZZAMENTO A REGISTRO:** EX:  $CX=5 \rightarrow MOV AX, CX \rightarrow AX=5$
- INDIRIZZAMENTO IMMEDIATO:** EX:  $MOV AX, 5 \rightarrow AX=5$
- INDIRIZZAMENTO DIRETTO:** l'istruzione contiene l'indirizzo dei dati nelle stesse  
 → EX:  $MOV AX, (4)$  → è l'indirizzo a memoria principale
- INDIRIZZAMENTO INDIRETTO A REGISTRO:** EX:  $MOV AX, (BX)$  → contiene l'indirizzo a memoria principale
- INDIRIZZAMENTO INDIRETTO A REGISTRO CON SPALZAMENTO:** EX:  $MOV AX, 2(SI)$   
 esatto SI ci somma 2. ⇒ 10
- INDIRIZZAMENTO A REGISTRO INDICE:** EX:  $MOV AX, (BX)(SI)$  e l'indirizzo si ottiene con  $BX+SI$   
 → coeff. di spazamento ⇒  $MOV AX, 2(CX)(SI)$   $BX+SI+2$

**ISTRUZIONI:**

**MOV:** trasferisce un byte o una WORD da una sorgente ad una destinazione senza alterare il contenuto della sorgente

→ **MINCOLI:** Non è possibile concorre un valore immediato in un registro segmento  
 Il registro **CS** non è utilizzabile come destinatario d'istruzione MOV



**PUSH e POP** : aggiungono e rimuovono un elemento dalla cima della STACK selezionato da SP  
 Le operazioni PUSHF e POPF trasferiscono il contenuto del registro flags nella cima della STACK e viceversa

**PUSH** : decrementa SP di 2 byte

**POP** : incrementa SP di 2 byte

**ADD** : Somma l'operando sorgente all'operando destinazione e memorizza il risultato nell'operando destinazione EX: **ADD BX, AX**

→ **ADD** : variante che oltre a fare la somma normale somma anche il bit di riporto

**SUB** : Sottrae l'operando sorgente all'operando destinazione e memorizza il risultato nell'operando destinazione EX: **SUB (BX), AX**

→ **SUB** : variante nella sottrazione il flag di riporto

**MUL** moltiplica due operandi senza segno con  $CD$  davanti effettua l'operazione con  $SD$  e  $SI$

**DIV** : divide due operandi (variante con  $CD$  davanti per op. con segno)

EX: **DIV source** il dividendo è specificato da  $source$  e può essere un qualsiasi indirizzo

$source$  3 byte : il DIVIDENDO impiccato è AX → il risultato della divisione è AX, il resto va in AH

$source$  4 WORD : il DIVIDENDO impiccato è DX, il risultato della divisione è in AX il resto

**OPERAZIONI LOGICHE** : **NEG(B), NOT(B), INC(B), DEC(B)** l'operando è un indirizzo effettivo

**CICLI** : l'istruzione **LOOP** consente di implementare esplicitamente cicli

→ il registro CX deve essere inizializzato con il numero di cicli dell'istruzione **LOOP**

**LOOP statement Label** : ① il valore di CX viene decrementato ② se CX vale 0 l'esecuzione continua con l'istruzione successiva all'istruzione **LOOP** ③ se CX è diverso da 0 viene eseguito un salto all'etichetta **statement Label**

**LOOPE statement Label** : decrementa CX e cicla normalmente se  $CX \neq 0$  e il flag  $ZF = 1$

**LOOPNE statement Label** : decrementa CX e cicla se  $CX \neq 0$  e il flag  $ZF = 0$

**CHIAMATE DI PROCEDURA (SUBROUTINE)** : un programma assembleotivo può essere suddiviso in Subroutine (sottoprogrammi) → possono accettare parametri in ingresso / possono restituire un valore di ritorno

**CALL: name Funzione** : salva l'indirizzo di ritorno sulla cima della STACK / passa il controllo alla procedura chiamata → trasferisce quindi il controllo dal programma chiamante alla procedura chiamata

**RET [NO ARG]** : l'istruzione **RET** trasferisce il controllo della procedura chiamata alla procedura chiamante → legge dalla cima della stack l'indirizzo di ritorno salvato dalla precedente **CALL** / restituisce il controllo alla procedura chiamante

**STEPS INVOCAZIONE DI SUBROUTINE CON ARGOMENTI**

- la **FUNZIONE CHIAMANTE** deve: ① impilare sulla stack gli argomenti della funzione in ordine inverso dall'ultimo al primo ② trasferire il controllo con l'istruzione **CALL**
- la **FUNZIONE CHIAMATA** deve: ① salvare sulla stack il valore corrente del registro BP ② sovrascrivere BP con il contenuto corrente di SP ③ operare e variabili locali sulla stack
- al termine della funzione occorre: ① sovrascrivere SP con il contenuto di BP ② effettuare un **POP** della stack su BP ③ eseguire l'istruzione **RET** ④ rimuovere gli argomenti dalla stack

**CHIAMATE DI SISTEMA**

consentono di utilizzare le procedure fornite dal sistema operativo. Le routine di sistema possono essere attivate con la sequenza di chiamata standard

- si copiano gli argomenti sulla STACK
  - si impegna il numero di chiamate
  - si esegue l'istruzione **SYSEXIT**
- i registri sono fermi restituiti nel registro AX

**MOVSB** : OPERAZIONI SU ARRAY E STRINGHE : sposta un byte dalla posizione indicata da  $[DS:SI]$  alla posizione indicata da  $[DI]$

**MOVSB [No Operandi]** : ① l'indirizzo del byte sorgente deve trovarsi in SI ② l'indirizzo del byte destinazione deve trovarsi in DI

al termine dell'operazione i registri SI/DI vengono incrementati o decrementati a seconda del valore corrente del bit di direzione nel registro di flags



## Calcolatori Elettronici

## ARCHITETTURA CALCOLATORI

CAP 4  
dispens 3 19/

### → MOVS [No Operandi]:

Al termine delle operazioni i registri SI/DI vengono incrementati o decrementati a seconda del valore corrente dei bit di direzione nel registro di FLAG

**CLD**: con questa istruzione i registri SI e DI vengono incrementati (scorrimento avanti)

**STD**: con questa istruzione i registri SI e DI vengono decrementati (scorrimento indietro)

**REP MOVSB**: itera l'esecuzione dell'istruzione MOVSB un numero di volte pari al valore corrente del registro CX

**CMPSB**: confronta due byte, indirizzati rispettivamente da [DS:SI] e [DS:DI]

↳

**CMPS** [No Operandi]: e' indirizzo del primo byte deve trovarsi in SI / e' indirizzo del secondo byte deve trovarsi in DI / Al termine delle operazioni i registri SI/DI vengono incrementati o decrementati ed a seconda del valore corrente dei bit di direzione nel registro di FLAG

**CMPSB** → **SCASB** per confronto di parole di 16 bit

**SCASB**: confronta le byte indirizzato da [DS:DI] con il contenuto del registro AL

↳

**SCASB** [No Operandi]: primo indirizzo deve trovarsi in DI

- Il secondo byte deve trovarsi in AL
- Al termine dell'operazione, il registro DI viene incrementato o decrementato a seconda del valore corrente dei bit di direzione nel registro FLAG
- Il registro AL non viene alterato, ma i bit del registro di FLAG vengono modificati

**REP {MOVSB}**: ripete l'istruzione fino a fine stringa CX=0

**REPE {SCASB | CMPSB}**: ripete l'istruzione fino a fine stringa CX=0 oppure fino a quando le due stringhe diventano diverse ZF=0

**REPZ {SCASB | CMPSB}**: ripete l'istruzione fino a fine stringa (CX=0) oppure fino a quando le due stringhe diventano diverse ZF=0

**REPNE {SCASB | CMPSB}**: ripete l'istruzione fino a fine stringa CX=0 oppure fino a quando le due stringhe diventano uguali ZF=1

**REPNE {SCASB | CMPSB}**: ripete l'istruzione fino a fine stringa CX=0 oppure fino a quando le due stringhe non diventano uguali (ZF=1)


**STOSB**: trasferisce il contenuto del registro AL nel byte indirizzato da [DS:DI]

↳

**STOSB** [No Operandi]:

- il valore deve trovarsi in AL
- e' indirizzo della destinazione deve trovarsi in DI
- Al termine dell'operazione, il registro DI viene incrementato o decrementato a seconda del valore corrente dei bit di direzione nel registro di FLAG







Calcolatori Elettronici

ARCHITETTURA CALCOLATORE

duplexio 10

## ASSEMBLATORE ASSEMB

CAP 7 19 /

Direttive del compilatore → ogni PROGRAMMA ASSEMBLY deve essere strutturato in 3 sezioni:

- 1) Sezione di TESTO, contiene le istruzioni del programma (direttiva: **.SECT.TEXT**)
- 2) sezione DATA alloca spazio nel segmento DATA per i dati da inizializzare (direttiva: **.SECT.DATA**)
- 3) sezione BSS alloca spazio nel segmento dati (non inizializzato) (direttiva: **.SECT.BSS**)

### ETICHETTE:

- **Globali**: identificatori alfanumerici seguiti dal simbolo ":"
- **Locali**: variabili solo nel segmento TESTO, costituite da una sola cifra seguita da ":"
- **VINCOLI**: le etichette globali devono essere univoche  
i commenti iniziano con "!"

### DIRETTIVE COMPILATORE

- .SECT.TEXT** → mette le linee seguenti come testo nella sezione di testo
- .SECT.DATA** → mette le linee seguenti nella sezione DATA
- .SECT.BSS** → " " " " BSS
- .BYTE** → mette insieme gli argomenti come una sequenza di BYTE
- .WORD** → mette insieme gli argomenti come una sequenza di WORD
- .LONG** → assembla gli argomenti come una sequenza di LONG
- .ASCII "str"** → stringa ASCII senza \0 finale
- .ASCIIZ "str"** → stringa ASCII con \0 finale
- .SPACE n** → quanto lo partiziona del numero di n posizioni
- .ALIGN n** → quanto lo partiziona del numero fino al confine dell' n-esimo bit
- .EXTERN** → l'identificatore è presente nel nome esterne

**CHIAMATE DI SISTEMA**: consentono di utilizzare le procedure fornite dal sistema operativo

Le PROCEDURE di sistema possono essere chiamate con la chiamata standard:

- si impongono gli argomenti sullo stack
  - si impongono il n° di chiamata
  - si esegue l'istruzione SYS
- I risultati sono restituiti nel registro AX o nella combinazione AX:BX  
- Gli argomenti sullo stack devono essere rimossi dalla funzione chiamata

- **OPEN**: apre il file nome in lettura - scrittura → identificativo chiamato: 5  
Argomenti: \*nome, 0 = lettura / 1 = scrittura / 2 = lettura - scrittura  
Valore di ritorno: descrittore di file
- **CREATE**: crea un nuovo file di nome nome → Identif. chiamato = 8  
Argomenti: \*nome, \*mode = permessi UNIX  
Valore di ritorno: descrittore di file fd
- **READ**: legge n byte da un file con descrittore fd trasferendoli nel buffer buf  
Identificativo chiamato: 3 / Argomenti: fd, buf, n  
Valore di ritorno: n° di byte letti correttamente
- **WRITE**: scrive n byte sul file con descrittore fd prelevandoli dal buffer buf  
Identificativo chiamato: 4 / Argomenti: fd, buf, n  
Valore di ritorno: n° di byte scritti correttamente
- **CLOSE**: chiude un file precedentemente aperto; Identif. chiamato: 6  
Argomenti: fd / Valore di ritorno: 0 se l'operazione ha successo
- **LSEEK**: sposta il puntatore del file con descrittore fd di offset bytes  
Identificativo chiamato: 19 / Argomenti: fd, offset, 0/1/2  
Valore di ritorno: nuova posizione all'interno del file
- **EXIT**: interrompe un processo / Identificativo chiamato: 1  
Argomenti: 0 = successo / 1 = errore
- **GETCHAR**: legge un carattere dalla standard input; Identificativo chiamato: 117  
Valore di ritorno: il carattere letto e posto in AL
- **PUTCHAR**: scrive un carattere sulla standard output; Identificativo chiamato: 122  
Argomenti: carattere da scrivere



- **PRINTF**: Stampa una stringa formattata sullo standard output  
Ident. chiamato: 124 / Argomenti: stringa di formato, argomenti
- **SCANF**: Legge gli argomenti dal buffer buf; Identif. chiamato: 125  
Argomenti: buf, stringa di formato, argomenti
- **PRINTF**: Stampa una stringa formattata sul buffer buf; Identificativo chiamato: 124  
Argomenti: buf, stringa di formato, argomenti

**ESEMPIO** !! Cercare moltiplicazioni ripetute per 2

```

- EXIT = 1
.SECT.TEXT
start: MOV AX, 258
      ADD B AH, AL → aggiunge un byte
      MOV CX, (times)
      MOV BX, mvedot
      MOV AX, (BX) // mette in AX il valore di BX che ha al suo interno un registro
1:     MUL 2(BX) → usa implicitamente l'accumulatore AX
      LOOP 1b → CX sotto intero vede se è maggiore di 0 e salta indietro e decrementa
      PUSH 0 → mette nella pila la costante 0 → argomento della funz di sistema
      PUSH -EXIT
      SYS → il sistema usa la funzione e l'argomento e la esegue.
.SECT.DATA
times: .WORD 16 → variabile: indirizzo da una parola con valore 16
mvedot: .WORD 1,2 → array di 2 parole, una di valore 1 e l'altra 2
.SECT.BSS
```

**ESERCIZIO** ! Hello Word program

```

- EXIT = 1
- WRITE = 4
- STDOUT = 1
.SECT.TEXT
start: MOV CX, dc-hw
      PUSH CX
      PUSH hw
      PUSH -STDOUT
      PUSH -WRITE
      SYS
      ADD SP, 8 → SP=BP → questa operazione svuota la pila
      JNB CX, AX
      PUSH CX
      PUSH -EXIT
      SYS
.SECT.DATA
hw:
.ASCII "Hello Word\n"
dc: .BYTE 0
.SECT.BSS
```

- COMANDI PER FAR PARTIRE IL TRACER -  
C:  
C: cd examples